[发明专利]用于存储电路的多重读取和多重写入的技术

权利要求书

1.一种电路，包括：

存储电路，包括被与感测放大器复用的一组存储单元，所述一组存储单元耦合到相同的字线；以及

存储控制器，用于：

提供所述字线上的字线信号的单个断言以选择所述一组存储单元用于多重读取操作；以及

基于所述字线信号的所述单个断言，使用所述感测放大器从所述一组存储单元依次读取数据。

2.根据权利要求1所述的电路，其中，所述存储控制器还用于在所述字线信号的所述单个断言之前，对与所述一组存储单元中的相应存储单元相关联的位线进行预充电。

3.根据权利要求1所述的电路，其中，为了从所述一组存储单元依次读取所述数据，所述存储控制器用于：

断言与所述一组存储单元中的第一存储单元相关联的第一读取列选择信号；

响应于对所述第一读取列选择信号解除断言，启用所述感测放大器来读取由所述第一存储单元存储的第一数据位；以及

响应于对所述感测放大器的禁用，对所述感测放大器进行预充电，以准备所述感测放大器用于读取由所述一组存储单元中的第二存储单元存储的第二数据位。

4.根据权利要求3所述的电路，其中，所述存储控制器用于断言感测放大器预充电信号以对所述感测放大器进行预充电，并且其中，所述存储控制器还用于在对所述预充电信号解除断言时断言与所述第二存储单元相关联的第二读取列选择信号。

5.根据权利要求3所述的电路，其中，所述第一读取列选择信号的断言、所述感测放大器的启用以及所述感测放大器的预充电的组合持续时间是与所述存储电路相关联的时钟信号的一个相位。

6.根据权利要求3所述的电路，其中，所述一组存储单元是第一组存储单元，其中，所述存储电路还包括被与所述感测放大器复用的第二组存储单元，其中，所述第二组存储单元耦合到与所述第一组存储单元不同的位线预充电线，并且其中，所述存储电路用于：

在正读取来自所述第一组存储单元的数据时，对与所述第二组存储单元相关联的位线进行预充电；以及

在对与所述第二组存储单元相关联的所述位线进行预充电之后从所述第二组存储单元读取数据。

7.根据权利要求1至6中任一项所述的电路，其中，为了从所述一组存储单元依次读取所述数据，所述存储控制器用于在每个时钟相位读取一个存储单元，并且其中，所述字线信号的所述单个断言的持续时间比一个时钟相位长。

8.根据权利要求1至6中任一项所述的电路，其中，为了将数据写入到所述一组存储单元，所述存储控制器用于：

对与所述一组存储单元相关联的位线进行预充电；

在预充电之后，在一时间段内断言所述字线信号；并且

在所述一时间段期间将数据依次写入所述一组存储单元。

9.根据权利要求8所述的电路，其中，所述一组存储单元是第一组存储单元，其中，所述存储电路还包括第二组存储单元，所述第二组存储单元耦合到与所述第一组存储器不同的位线预充电线，并且其中，所述存储电路用于：

在正读取来自所述第一组存储单元的数据时，对与所述第二组存储单元相关联的位线进行预充电；以及

在对与所述第二组存储单元相关联的所述位线进行预充电之后，将数据写入所述第二组存储单元。

10.根据权利要求8所述的电路，还包含耦合到所述位线中的第一位线的可中断二极管连接的晶体管，其中，所述二极管连接的晶体管用于在与其他位线相关联的一个或多个其他存储单元被写入时选择性地耦合在所述第一位线与电源轨之间，并且在与所述第一位线相关联的第一存储单元被写入时被解耦。

11.根据权利要求1至6中任一项所述的电路，其中，所述一组存储单元包括四个存储单元。