[发明专利]半导体结构及其形成方法在审
申请号: | 202010010419.0 | 申请日: | 2020-01-06 |
公开(公告)号: | CN113078216A | 公开(公告)日: | 2021-07-06 |
发明(设计)人: | 周飞 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 徐文欣 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构,其特征在于,包括:
衬底;
位于所述衬底上的若干沟道柱;
位于每个所述沟道柱上的外延层,相邻所述沟道柱上的外延层连接。
2.如权利要求1所述的半导体结构,其特征在于,所述衬底包括基底以及位于所述基底上的源掺杂层。
3.如权利要求1所述的半导体结构,其特征在于,每个所述沟道柱包括第一区、位于所述第一区上的第二区、以及位于所述第二区上的第三区。
4.如权利要求3所述的半导体结构,其特征在于,还包括:位于所述衬底上的第一隔离层,所述第一隔离层覆盖所述沟道柱的第一区侧壁。
5.如权利要求3所述的半导体结构,其特征在于,所述沟道柱的第二区侧壁具有栅极结构。
6.如权利要求5所述的半导体结构,其特征在于,还包括:覆盖所述栅极结构的第一介质层。
7.如权利要求3所述的半导体结构,其特征在于,若干所述沟道柱中包括第一沟道柱与第二沟道柱;所述第一沟道柱具有相对立的第一侧壁与第二侧壁,所述第二侧壁朝向所述第二沟道柱;所述第一沟道柱的第三区第一侧壁上具有第一侧墙,所述第一沟道柱第三区的第二侧壁上具有第二侧墙,所述第一侧墙的顶部表面高于所述第二侧墙的顶部表面,所述第一侧墙与所述第二侧墙之间具有第一沟道柱开口;所述第二沟道柱具有相对立的第三侧壁与第四侧壁,所述第四侧壁朝向所述第一沟道柱;所述第二沟道柱的第三区第三侧壁上具有第三侧墙;所述第二沟道柱的第三区第四侧壁上具有第四侧墙,所述第三侧墙的顶部表面高于所述第三侧墙的顶部表面,所述第三侧墙与所述第四侧墙之间具有第二沟道柱开口。
8.如权利要求7所述的半导体结构,其特征在于,所述外延层包括第一外延层与第二外延层;所述第一外延层位于所述第一沟道柱开口内;所述第二外延层位于所述第二沟道柱开口内,且所述第二外延层连接所述第一外延层。
9.如权利要求1所述的半导体结构,其特征在于,还包括:位于所述外延层上的第一导电结构。
10.如权利要求8所述的半导体结构,其特征在于,若干所述沟道柱中还包括一个或多个第三沟道柱,所述第三沟道柱位于所述第一沟道柱与所述第二沟道柱之间。
11.如权利要求10所述的半导体结构,其特征在于,所述第三沟道柱的第三区侧壁上具有相对立的第五侧墙,所述第一侧墙与所述第四侧墙的顶部表面高于所述第五侧墙的顶部表面,相对立的所述第五侧墙之间具有第三沟道柱开口。
12.如权利要求11所述的半导体结构,其特征在于,所述外延层中还包括第三外延层;所述第三外延层位于所述第三沟道柱开口内,且所述第三外延层连接所述第一外延层与所述第二外延层。
13.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成若干沟道柱;
在每个所述沟道柱上形成外延层,相邻所述沟道柱上的外延层连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010010419.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:磁随机存取存储单元及磁随机存取存储器的形成方法
- 下一篇:电流源
- 同类专利
- 专利分类