[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，提供衬底；在所述衬底上形成若干沟道柱；在每个所述沟道柱上形成外延层，相邻所述沟道柱上的外延层连接。在本发明的技术方案中，通过在每个沟道柱上形成外延层，且相邻所述沟道柱上的外延层连接，形成较大的接触面积，后续通过在相互连接的所述外延层上形成第一导电结构，能够减小所述第一导电结构与所述外延层之间的接触电阻，进而有效提升了最终形成的半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。

随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。

然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底；位于所述衬底上的若干沟道柱；位于每个所述沟道柱上的外延层，相邻所述沟道柱上的外延层连接。

可选的，所述衬底包括基底以及位于所述基底上的源掺杂层。

可选的，每个所述沟道柱包括第一区、位于所述第一区上的第二区、以及位于所述第二区上的第三区。

可选的，还包括：位于所述衬底上的第一隔离层，所述第一隔离层覆盖所述沟道柱的第一区侧壁。

可选的，所述沟道柱的第二区侧壁具有栅极结构。

可选的，还包括：覆盖所述栅极结构的第一介质层。

可选的，若干所述沟道柱中包括第一沟道柱与第二沟道柱；所述第一沟道柱具有相对立的第一侧壁与第二侧壁，所述第二侧壁朝向所述第二沟道柱；所述第一沟道柱的第三区第一侧壁上具有第一侧墙，所述第一沟道柱第三区的第二侧壁上具有第二侧墙，所述第一侧墙的顶部表面高于所述第二侧墙的顶部表面，所述第一侧墙与所述第二侧墙之间具有第一沟道柱开口；所述第二沟道柱具有相对立的第三侧壁与第四侧壁，所述第四侧壁朝向所述第一沟道柱；所述第二沟道柱的第三区第三侧壁上具有第三侧墙；所述第二沟道柱的第三区第四侧壁上具有第四侧墙，所述第三侧墙的顶部表面高于所述第三侧墙的顶部表面，所述第三侧墙与所述第四侧墙之间具有第二沟道柱开口。

可选的，所述外延层包括第一外延层与第二外延层；所述第一外延层位于所述第一沟道柱开口内；所述第二外延层位于所述第二沟道柱开口内，且所述第二外延层连接所述第一外延层。

可选的，还包括：位于所述外延层上的第一导电结构。

可选的，若干所述沟道柱中还包括一个或多个第三沟道柱，所述第三沟道柱位于所述第一沟道柱与所述第二沟道柱之间。

可选的，所述第三沟道柱的第三区侧壁上具有相对立的第五侧墙，所述第一侧墙与所述第四侧墙的顶部表面高于所述第五侧墙的顶部表面，相对立的所述第五侧墙之间具有第三沟道柱开口。