[发明专利]一种适用于FPGA的可编程脉冲产生装置、电路及方法

权利要求书

1.一种适用于FPGA的可编程脉冲产生装置，其特征在于：其包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器，旧数据读输出信号单元、新数据读输出信号单元为二选一；在两端口同时对同一存储单元分别进行写和读操作时，如果需要在写入新数据之前读出之前存储的旧数据，那么先在时钟信号单元的上升沿处将新数据采入，然后在内部写使能脉冲单元之前的时钟信号单元的下降沿处，先将存储器内部数据单元的数据存入时钟信号单元的下降沿采样的中间寄存器，接着在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，最后在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；如果需要在写入新数据后再进行读操作，直接在内部写使能脉冲单元后的时钟信号单元的上升沿处，读出数据。

2.一种适用于FPGA的可编程脉冲产生电路，其特征在于：其包括：可编程延时模块、或门、非门、寄存器，外部时钟信号经过非门取反后输入寄存器和可编程延时模块，可编程延时模块的输出和高电平有效的上电复位信号经过或门后连接寄存器的复位端，寄存器的数据输入端连接固定的高电平，寄存器的数据输出端输出脉冲信号；电路中各节点的时序为：上电复位信号为高时，内部写使能脉冲被复位成低电平；外部时钟信号的下降沿到来后，寄存器的时钟脉冲为上升沿，寄存器将数据输入端的高电平传输到寄存器的数据输出端，同时寄存器的时钟脉冲经过可编程延时模块，传到寄存器的异步复位端，寄存器的数据输出端变低，产生脉冲信号。

3.根据权利要求2所述的适用于FPGA的可编程脉冲产生电路，其特征在于：所述脉冲信号的宽度由可编程延时模块的具体配置延时决定。

4.根据权利要求3所述的适用于FPGA的可编程脉冲产生电路，其特征在于：当时钟频率一定时，若读输出寄存器布局近，放宽写逻辑实现的约束，所述脉冲信号的宽度放大；若读输出寄存器布局远，对写逻辑的实现约束得紧，所述脉冲信号的宽度缩小。

5.根据权利要求4所述的适用于FPGA的可编程脉冲产生电路，其特征在于：该电路还包括第二可编程延时模块，寄存器的数据输出端连接第二可编程延时模块，从第二可编程延时模块输出内部写使能脉冲；脉冲信号经过第二可编程延时模块后，传到写脉冲输出内部写使能脉冲。

6.根据权利要求5所述的适用于FPGA的可编程脉冲产生电路，其特征在于：所述内部写使能脉冲信号距离外部时钟信号下降沿的距离由第二可编程延时模块的具体配置延时决定。

7.根据权利要求6所述的适用于FPGA的可编程脉冲产生电路，其特征在于：存储器写地址来自电路外部，通过可编程互连资源连接到本电路，地址到达本电路的延时，由地址产生模块的布局位置及通过互连资源到达本电路的布线策略决定。

8.一种适用于FPGA的可编程脉冲产生方法，其特征在于：电路包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器，旧数据读输出信号单元、新数据读输出信号单元为二选一；将存储器的读写时序控制为下降沿后写，上升沿读，其包括以下步骤：

(1)在两端口同时对同一存储单元分别进行写和读操作时，判断读写方式：如果需要在写入新数据之前读出之前存储的旧数据，则执行步骤(2)；如果需要在写入新数据后再进行读操作，则执行步骤(3)；

(2)先在时钟信号单元的上升沿处将新数据采入，然后在内部写使能脉冲单元之前的时钟信号单元的下降沿处，先将存储器内部数据单元的数据存入时钟信号单元的下降沿采样的中间寄存器，接着在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，最后在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出，跳转至步骤(4)；

(3)直接在内部写使能脉冲单元后的时钟信号单元的上升沿处，读出数据；

(4)结束。