[发明专利]一种适用于FPGA的可编程脉冲产生装置、电路及方法

说明书

一种适用于FPGA的可编程脉冲产生装置及方法，有效地解决了FPGA逻辑功能真值表存储单元复用的问题。装置包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器；在两端口同时对同一存储单元进行读写时，在写之前读，先在时钟信号单元的上升沿处将新数据采入，在内部写使能脉冲单元之前的下降沿处，将存储器内部数据单元的数据存入中间寄存器，在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；在写后再读，在内部写使能脉冲单元后的上升沿处，读出数据。

技术领域

本发明涉及数字集成电路的技术领域，尤其涉及一种适用于FPGA(Field－Programmable Gate Array，数字集成电路中现场可编程门阵列)的可编程脉冲产生装置，还涉及一种适用于FPGA的可编程脉冲产生电路、方法。

背景技术

在传统的基于sram(Static Random-Access Memory，静态随机存取存储器)技术的FPGA中，可用的存储资源主要包括块存储和寄存器。块存储，一般采用sram技术，容量固定，一般为4K，9K和36K等。寄存器资源位于可编程逻辑块中，主要用来实现逻辑功能的时序化，面积大，单位面积内的存储密度非常低。在所需存储容量极小的时候，一般为几bit，可以使用，但随着存储容量的稍微增加，代价急剧增大。此时，如若调用块存储资源，利用率过低，显得有些浪费。

在后来的FPGA中，考虑使用用于存储逻辑功能真值表的sram单元，因为FPGA中实现组合逻辑功能的lut(Look-Up-Table，显示查找表)结构本质上就是通过各输入逐级译码来读取存储在sram单元里的真值表来实现逻辑功能的，具有天然的读功能。只需增加必要的写功能逻辑和控制逻辑，既可在用户需要时，配置成用户可用的存储器，又可在用户释放后，恢复原本实现组合逻辑功能的能力。从而有效地填补了寄存器资源和块存储资源间的鸿沟。

当由存储逻辑功能真值表的sram单元组成的存储器被配置成简单双端口模式时，就会和通常专用存储器一样，面临两端口同时操作同一存储单元时出现的读写冲突问题。由于是在原来lut结构的基础上，复用其sram单元，希望采用尽可能简单的逻辑，实现写入新数据之前读出之前存储的旧数据，或者写入新数据之后再进行读操作的可编程功能。

发明内容

为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种适用于FPGA的可编程脉冲产生装置，其采用简单的逻辑，实现写入新数据之前读出之前存储的旧数据，或者写入新数据之后再进行读操作的可编程功能，有效地解决了FPGA逻辑功能真值表存储单元复用的问题，大大地提高了资源利用率，节省了成本。

本发明的技术方案是：这种适用于FPGA的可编程脉冲产生装置，其包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器，旧数据读输出信号单元、新数据读输出信号单元为二选一；

在两端口同时对同一存储单元分别进行写和读操作时，如果需要在写入新数据之前读出之前存储的旧数据，那么先在时钟信号单元的上升沿处将新数据采入，然后在内部写使能脉冲单元之前的下降沿处，先将存储器内部数据单元的数据存入下降沿采样的中间寄存器，接着在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，最后在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；如果需要在写入新数据后再进行读操作，直接在内部写使能脉冲单元后的上升沿处，读出数据。