[发明专利]一种抗EMI超结VDMOS器件

说明书

本发明涉及一种抗EMI超结VDMOS器件，属于功率半导体器件技术领域。本发明提出的一种抗EMI超结VDMOS器件，通过在漂移区中引入高K介质材料柱，与纵向相邻的第一导电类型衬底、多晶硅电极形成MIS电容；通过在介质层上设置电阻，并将所述电阻与金属化源极直接接触，从而在漏极和源极之间引入串联的所述电阻和所述MIS电容，形成RC吸收电路，实现了对电压、电流过冲的有效缓解。因此，本发明结构在保证超结VDMOS原有基本电学性能的基础上，有效缓解了器件的电磁干扰问题。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种抗EMI超结VDMOS器件。

背景技术

功率超结VDMOS结构利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。

超结VDMOS器件作为系统内部控制能量流通与转换的功率开关管，工作在快速开关转换状态，其电压和电流在短时间内急剧变化，产生高电压上升率dv/dt和电流上升率di/dt，成为一个很强的电磁干扰源。功率VDMOS自身产生的电磁干扰具有较强的幅度且占有很宽的频带，这些干扰会通过传导和辐射的耦合方式对周围的元器件或设备产生严重的电磁污染。因此，VDMOS器件本身产生的EMI电磁干扰问题已不容忽视。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种抗EMI超结VDMOS器件。

为解决上述技术问题，本发明实施例提供一种抗EMI超结VDMOS器件，包括金属化漏极、位于金属化漏极之上的重掺杂第一导电类型半导体衬底、位于第一导电类型半导体衬底之上的轻掺杂第一导电类型半导体柱；位于第一导电类型半导体衬底之上且位于所述第一导电类型半导体柱两侧的第二导电类型半导体柱；位于所述第一导电类型半导体柱中的至少一个高K介质材料柱；

所述第二导电类型半导体柱的顶部及所述第一导电类型半导体柱的部分顶部具有第二导电类型半导体体区；所述第二导电类型半导体体区中具有相互接触的第二导电类型半导体重掺杂接触区和第一导电类型半导体源区；

位于所述第二导电类型半导体体区和高K介质材料柱之间，且位于所述第一导电类型半导体柱的顶部的第一导电类型轻掺杂JFET区，所述第一导电类型半导体源区与第一导电类型轻掺杂JFET区之间的第二导电类型半导体体区为沟道区；

位于所述第一导电类型半导体源区的第一部分、所述沟道区和部分第一导电类型轻掺杂JFET区之上的平面栅结构，所述平面栅结构包括栅氧层及其上的多晶硅栅电极；所述高K介质材料柱的上表面具有多晶硅电极；

包围所述平面栅结构和多晶硅电极的介质层，实现平面栅结构、多晶硅电极和金属化源极的电气隔离；所述介质层上具有至少一个电阻；所述第二导电类型半导体重掺杂接触区的上表面和第一导电类型半导体源区的第二部分上表面与金属化源极直接接触；

多晶硅电极、高K介质材料柱及与高K介质材料柱纵向相邻的第一导电类型半导体衬底形成MIS电容；所述电阻与金属化源极直接接触，MIS电容与金属化漏极直接接触，电阻与MIS电容串联在器件的源漏两端；所述多晶硅电极的宽度小于所述高K介质材料柱的宽度。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述电阻为多晶硅。

进一步的，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。

进一步的，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。