[发明专利]一种改善动态特性的超结VDMOS器件

说明书

本发明涉及一种改善动态特性的超结VDMOS器件，属于功率半导体器件技术领域。本发明提供的一种改善动态特性的超结VDMOS器件，通过在轻掺杂第一导电类型半导体柱表面引入轻掺杂第二导电类型埋层，并在其上覆盖高K介质材料层和第二多晶硅电极，在不影响器件耐压的前提下，使器件在低漏压下具有较小的Cgd，在高漏压下具有较大的Cgd，实现既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，从而改善超结器件的动态特性。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种改善动态特性的超结VDMOS器件。

背景技术

功率超结VDMOS结构利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。

电容特性对于功率超结器件的开启和关断过程至关重要。其中，栅漏电容Cgd的大小会影响到器件的开关速度以及EMI(Electromagnetic Interference)特性。超结器件的Cgd值越小，则开关曲线的密勒平台越短，开关速度越快，开关损耗越小，但同时漏极电压和电流的振荡显著增加，形成了开关损耗和EMI噪声难以调节的矛盾。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种改善动态特性的超结VDMOS器件。

为解决上述技术问题，本发明实施例提供一种改善动态特性的超结VDMOS器件，包括金属化漏极、位于金属化漏极之上的重掺杂第一导电类型半导体衬底、位于第一导电类型半导体衬底之上的轻掺杂第一导电类型半导体柱；位于第一导电类型半导体衬底之上且位于所述第一导电类型半导体柱两侧的第二导电类型半导体柱；

所述第二导电类型半导体柱的顶部及所述第一导电类型半导体柱的第一部分顶部具有第二导电类型半导体体区；所述第二导电类型半导体体区中具有相互接触的第二导电类型半导体重掺杂接触区和第一导电类型半导体源区；

所述第一导电类型半导体柱的第二部分顶部具有轻掺杂第二导电类型埋层；所述第二导电类型半导体体区和高K介质材料柱之间的第一导电类型半导体柱的顶部具有第一导电类型轻掺杂JFET区；所述第一导电类型半导体源区与第一导电类型轻掺杂JFET区之间的第二导电类型半导体体区为沟道区；

位于所述第一导电类型半导体源区的第一部分、所述沟道区和部分第一导电类型轻掺杂JFET区之上的平面栅结构，所述平面栅结构包括栅氧层及其上的重掺杂的第一多晶硅电极；所述第二导电类型埋层的上表面具有高K介质材料层，所述高K介质材料层上具有重掺杂的第二多晶硅电极；

包围所述平面栅结构和第二多晶硅电极的介质层，实现平面栅结构、第二多晶硅电极和金属化源极的电气隔离；所述第二导电类型半导体重掺杂接触区的上表面和第一导电类型半导体源区的第二部分上表面与金属化源极直接接触；

第一多晶硅电极和第二多晶硅电极均与栅极电位连接，第二导电类型埋层的掺杂浓度等于或小于第一导电类型半导体柱的掺杂浓度；

第二导电类型埋层的宽度大于高K介质材料层的宽度。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述第二导电类型半导体柱采用上宽下窄的结构，且所述第二导电类型半导体柱与其相邻的第一导电类型半导体柱满足电荷平衡。

进一步的，所述栅氧层为氧化硅、氮化硅、氮氧化硅或氧化铅。

进一步的，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。

进一步的，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。