[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：基底，所述基底表面具有栅极结构；分别位于所述栅极结构两侧的基底内的源漏开口；位于所述源漏开口内的第一应力层，且所述第一应力层内掺杂有第一离子；位于所述第一应力层上的保护层，且所述保护层内掺杂有第二离子；位于所述第一应力层和保护层之间的反型层，且所述反型层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相反。所述半导体结构能够改善短沟道效应，性能较高。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。

在超大规模集成电路中，通常通过在晶体管上形成应力，从而增大晶体管的载流子迁移率，以增大晶体管的驱动电流。

然而，现有技术形成的半导体器件的性能有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善短沟道效应，有利于提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底表面具有栅极结构；分别位于所述栅极结构两侧的基底内的源漏开口；位于所述源漏开口内的第一应力层，且所述第一应力层内掺杂有第一离子；位于所述第一应力层上的保护层，且所述保护层内掺杂有第二离子，；位于所述第一应力层和保护层之间的反型层，且所述反型层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相反。

可选的，所述第一应力层内具有凹槽，所述反型层位于所述凹槽的侧壁表面和底部表面。

可选的，所述保护层位于所述反型层表面，且所述保护层和所述反型层相接触。

可选的，还包括：位于所述反型层表面的第二应力层，且所述第二应力层和所述反型层、以及保护层相接触。

可选的，所述反型层的厚度范围为2纳米至5纳米。

可选的，所述反型层内掺杂的第三离子的浓度范围为1e19atm/cm³至5e19atm/cm³。

可选的，所述第一离子和第二离子导电类型相同，所述第一离子和第二离子为N型离子或P型离子；所述N型离子包括磷离子或者砷离子；所述P型离子包括：硼离子、铟离子或者BF2⁺。

可选的，所述第三离子为N型离子或P型离子；所述N型离子包括磷离子或者砷离子；所述P型离子包括：硼离子、铟离子或者BF²⁺。

可选的，还包括：位于所述源漏开口侧壁表面和底部表面的第三应力层，所述第一应力层位于所述第三应力层上。

可选的，所述第三应力层内掺杂有第四离子，所述第四离子与第一离子的导电类型相同。

可选的，部分所述保护层、反型层以及第一应力层内还掺杂有第五离子，所述第五离子的导电类型和第一离子的导电类型相同。

可选的，还包括：位于所述保护层表面和栅极结构侧壁表面的停止阻挡层；位于所述停止阻挡层表面的介质层，且所述介质层顶部表面高于或者齐平于栅极结构顶部表面；位于所述介质层内的开口，所述开口底部暴露出所述保护层顶部表面；位于所述开口内的导电插塞。

可选的，所述栅极结构包括：位于基底表面的栅介质层、位于所述栅介质层表面的栅电极层、以及位于栅介质层和栅电极层侧壁表面的侧墙。