[发明专利]电路拓扑识别电路及识别方法

说明书

本发明公开了一种拓扑识别电路及方法，针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过外接预定参数的特定元件实现拓扑识别，使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性。

技术领域

本发明涉及一种电力电子技术，更具体地说，涉及一种电路拓扑识别电路及识别方法。

背景技术

现有的DC-DC控制器中，有一种控制器具有两路驱动信号GATE1和GATE2，既可以用在同步整流反激电路中，也可以用在有源钳位正激电路中。当用在同步整流反激电路中时，GATE1用来驱动原边开关管，GATE2用来驱动副边同步整流开关管。当用在有源钳位正激电路中时，GATE1用来驱动原边主开关管，GATE2用来驱动原边钳位开关管，如果钳位开关管是NMOS，那么两路驱动信号GATE2与GATE1相位相同，如果钳位开关管是PMOS，那么两路驱动信号GATE2与GATE1相位相反。

现有上述DC-DC控制器，对于芯片实际应用的拓扑是正激还是反激未做识别，对两路驱动信号GATE1和GATE2的时序规定只有一种情况：GATE为低，GATE2为高(钳位管是P管)或者，GATE1为低，GATE2也为低(钳位管是N管)。

但是实际应用是正激还是反激，对两路驱动的时序要求是不同的，假设正激的钳位管为P管，两路驱动同相位，那么要求电路停止工作时，GATE1为低而GATE2保持为高，确保钳位开关管可靠关断，电路中不会发生震荡、避免主开关管的电压应力不可控，输出电压下降单调。而同一个芯片，如果用在同步整流反激电路中，则要求电路停止工作时，GATE1为低，GATE2也保持为低，确保驱动变压器不会饱和。显然，同一个芯片用在不同的拓扑中，对两路驱动的时序要求也不同，现有方案无法解决这个问题。

发明内容

有鉴于此，本发明提供了一种电路拓扑识别电路及识别方法，以解决现有技术中由于未对电路拓扑进行识别而导致地可靠性不高的问题。

第一方面，提供一种电路拓扑识别电路，用于开关电源中，包括：

检测电路，用以在特定元件上，生成检测信号；

选择电路，用以根据所述检测信号所处的阈值范围，生成模式选择信号；

逻辑控制电路，用以根据所述模式选择信号，生成相应的逻辑控制信号。

优选地，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。

优选地，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。

优选地，所述特定元件通过复用其他功能的引脚连接至所述检测电路，或者，通过专用的识别引脚连接至所述检测电路。

优选地，所述特定元件被配置为与所述开关电源中的主开关管的栅极连接的电阻，其通过复用驱动引脚与所述检测电路连接。

优选地，所述检测电路在预定的时段被使能。

优选地，通过所述逻辑控制电路控制所述检测电路在系统发出第一个PWM脉冲之前被使能预定时间。

优选地，每种所述逻辑控制信号均至少具有两路输出信号，且在系统下电或者停止工作时，不同的所述逻辑控制信号具有不同时序的所述两路输出信号。

优选地，所述逻辑控制信号的两路输出信号可分别用于驱动同步整流反激拓扑中原边的主开关管以及副边的同步整流管，或者，分别用于驱动有源钳位正激拓扑中原边的主开关管以及钳位开关管。

优选地，所述检测电路通过流出一固定的电流在所述特定元件上形成所述检测信号。