[发明专利]沟槽栅VDMOS器件及其制备方法

权利要求书

1.一种沟槽栅VDMOS器件，其特征在于，包括：

漂移区，形成于半导体衬底上，具有第一导电类型；

体区，形成于所述漂移区的上表层，具有第二导电类型；

源区，形成于所述体区的上表层，具有第一导电类型；

第一沟槽，依次贯穿所述源区和所述体区并延伸至所述漂移区内；

第二沟槽，与所述第一沟槽间隔设置且依次贯穿所述源区和所述体区并延伸至所述漂移区内；

第一多晶硅体，形成于所述第一沟槽内和所述第二沟槽内且相互电连接，所述第一多晶硅体与所述第一沟槽的内壁之间以及与所述第二沟槽的内壁之间均形成有栅氧层；

第二多晶硅体，形成于所述第一沟槽内并与所述第一多晶硅体隔离，所述第二多晶硅体与所述第一沟槽的内壁之间形成有栅氧层，在所述第一沟槽内，所述第一多晶硅体底部与所述第一沟槽底部的间距小于所述第二多晶硅体底部与所述第一沟槽底部的间距；

源极引出结构，与所述源区和所述第一多晶硅体连接；以及

栅极引出结构，与所述第二多晶硅体连接。

2.如权利要求1所述的VDMOS器件，其特征在于，所述第一沟槽和所述第二沟槽交替并列设置。

3.如权利要求2所述的VDMOS器件，其特征在于，所述第一沟槽和所述第二沟槽呈长条型，所述栅极引出结构设置于各所述第一沟槽位于同侧的端部并与所述第一沟槽内的第二多晶硅体连接，所述栅极引出结构设置于各所述第二沟槽上并与所述第二沟槽内的第一多晶硅体连接，所述栅极引出结构与所述源极引出结构相互错开。

4.如权利要求1所述的VDMOS器件，其特征在于，所述第一沟槽和所述第二沟槽之间通过连通沟槽相互连通，所述第一多晶硅体还形成于所述连通沟槽内，且所述第一多晶硅体与连通沟槽的内壁之间形成有栅氧层。

5.如权利要求4所述的VDMOS器件，其特征在于，所述源极引出结构设于所述第二沟槽内的第一多晶硅上并与所述第二沟槽内的第一多晶硅体的连接，所述源极引出结构的一端沿所述第二沟槽长度方向延伸并经过所述连通沟槽。

6.如权利要求4所述的VDMOS器件，其特征在于，所述连通沟槽依次贯穿所述源区和所述体区并延伸至所述漂移区内。

7.如权利要求1所述的VDMOS器件，其特征在于，所述第二沟槽的底部和所述第一沟槽的底部齐平。

8.如权利要求1所述的VDMOS器件，其特征在于，还包括：

层间介质层，形成于所述源区、第一沟槽和第二沟槽的顶表面上；

所述源极引出结构穿透所述层间介质层和所述源区并与所述源与和所述第二沟槽内的第一多晶硅体连接；

所述栅极引出结构穿透所述层间介质层与所述第一沟槽内的第二多晶硅体连接。

9.一种沟槽栅VDMOS器件制备方法，其特征在于，包括：

提供半导体衬底并在所述半导体衬底上形成第一导电类型漂移区；

在所述漂移区上开设第一沟槽和第二沟槽；

在所述第一沟槽和第二沟槽的内壁上形成栅氧层，并在所述第一沟槽和第二沟槽内形成相互电连接的第一多晶硅体，在所述第一沟槽内形成与所述第一多晶硅体隔离的第二多晶硅体，其中，在所述第一沟槽内，所述第一多晶硅体底部与所述第一沟槽底部的间距小于第二多晶硅体底部与所述第一沟槽底部的间距；

对所述漂移区的上表层进行掺杂形成与所述第一沟槽侧壁和第二沟槽侧壁接触的第二导电类型体区，所述体区的深度小于所述第一沟槽和所述第二沟槽的深度；对所述体区的上表层进行掺杂形成与所述第一沟槽侧壁和第二沟槽侧壁接触的第一导电类型源区；以及

形成与所述源区和所述第一多晶硅体连接的源极引出结构，并形成与所述第二多晶硅体连接的栅极引出结构。

10.如权利要求9所述的VDMOS器件制备方法，其特征在于，在所述漂移区上开设第一沟槽和第二沟槽的同时，在所述漂移区上开设连通所述第一沟槽和所述第二沟槽的连通沟槽；在所述第一沟槽和第二沟槽的内壁上形成栅氧层的同时，在所述连通沟槽的内壁上形成栅氧层；在所述第一沟槽和第二沟槽内形成相互电连接的第一多晶硅体的同时，在所述连通沟槽内形成所述第一多晶硅体。