[发明专利]一种半导体器件及其制造方法

说明书

本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到垂直通孔和隔离沟槽，在垂直通孔中形成绝缘层，之后可以通过隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，沟道的长度与膜层的厚度相关，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。

技术领域

本申请涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体制造工艺技术的更新迭代，半导体器件的尺寸不断缩小，集成度不断提高，然而，随着工艺节点的微缩，工艺节点会达到一个极限点，其尺寸无法继续缩小，性能的提升越来越困难。如何获取小尺寸高性能的器件，是本领域面临的一项重要问题。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够在较小的器件尺寸的前提下实现较高的性能。

为实现上述目的，本申请有如下技术方案：

本申请实施例提供了一种半导体器件的制造方法，包括：

在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；

对所述堆叠层进行刻蚀得到垂直通孔和隔离沟槽，在所述垂直通孔中形成绝缘层；

通过所述隔离沟槽侧向对所述沟道层进行刻蚀，保留所述绝缘层侧壁上的沟道层，以形成所述第一掺杂材料层和所述第二掺杂材料层之间的间隙；

通过所述隔离沟槽在所述间隙中形成栅介质层和栅极层。

可选的，所述通过所述隔离沟槽从侧向对所述沟道层进行刻蚀，包括：

进行多次氧化去除工艺；所述氧化去除工艺包括：进行所述沟道层的氧化工艺，以在所述隔离沟槽中暴露的沟道层表面上形成氧化层；去除所述氧化层。

可选的，所述进行所述沟道层的氧化工艺，包括：

采用等离子或化学自限制氧化所述沟道层。

可选的，所述对所述堆叠层进行刻蚀得到垂直通孔和隔离沟槽，在所述垂直通孔中形成绝缘层，包括：

对所述堆叠层进行刻蚀得到隔离沟槽，在所述隔离沟槽中形成隔离层；

对所述堆叠层进行刻蚀得到垂直通孔，在所述垂直通孔中形成绝缘层；

去除所述隔离沟槽中的所述隔离层。

可选的，所述第一掺杂材料层、所述沟道层和所述第二掺杂材料层分别为硅锗、硅、硅锗，或硅、硅锗、硅，或锗、锗锡、锗。

可选的，所述衬底和所述第一掺杂材料层之间形成有缓冲层。

可选的，所述第一掺杂材料层和所述沟道层之间形成有所述第一掺杂材料层的本征层，所述阻挡层和所述第二掺杂材料层之间形成有所述第二掺杂材料层的本征层。

可选的，通过所述隔离沟槽在所述间隙中形成栅介质层和栅极层，包括：

沉积栅介质层和栅极层，并通过所述隔离沟槽去除所述间隙之外的栅极层和栅介质层。

可选的，所述绝缘层包括应变材料层，用于为所述沟道层提供压应力或张应力。

本申请实施例还提供了一种半导体器件，包括：

衬底；

所述衬底上的第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；