[发明专利]一种面向空间飞行器的综合故障逻辑判决电路及方法有效
申请号: | 202010537211.4 | 申请日: | 2020-06-12 |
公开(公告)号: | CN111694304B | 公开(公告)日: | 2021-11-09 |
发明(设计)人: | 李勇;刘曙蓉;贾可辉;贾森;佘星星;余国强;曲翕 | 申请(专利权)人: | 西安微电子技术研究所 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 李鹏威 |
地址: | 710065 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 空间 飞行器 综合 故障 逻辑 判决 电路 方法 | ||
1.一种面向空间飞行器的综合故障逻辑判决方法,其特征在于,具体如下:三个CPU之间互检,每个CPU同时进行自检,将自检结果和对其他CPU的检测结果存储至锁存器,CPU将当前所有携载CPU的健康状态的检测结果传输至MIO,MIO根据自检和互检结果,确定当前具备条件的当班机;MIO将自身的健康状态发送至每一个CPU;
确定当前具备条件的当班机CPU,当班机CPU判断当前具备正确状态的MIO;
状态正确的CPU,即当前具备条件的当班机将需要传输的信息输入到状态正确的MIO中;
状态正确的MIO接收所有正常CPU发来的信息,比对所述信息携载数据的正确性;
状态正确的MIO使能输入输出;每个MIO中每一个通道都有使能控制,MIO1和MIO2热备份工作方式,同时接受三个CPU送来的信息和使能控制;
通过在硬件输出通道的驱动器件上,每一路输出均有控制的使能信号,所述使能信号除了要根据MIO自身的健康状态和CPU的命令信息外,还需要系统根据当前通道功能是否正确来综合评定,当前通道的健康状态是由每个MIO板自身的通道反馈采集系统进行健康状态的采集和记录存储;MIO采用FPGA模块,CPU和MIO之间设置隔离电路,并设置有FPGA电源监控模块和隔离电路,若MIO或CPU断电两者相互不影响,CPU自身电源出现故障时,CPU能通过自身所接的FPGA电源监控模块禁止自身信号传输,当MIO电源出现故障时,MIO能通过自身所接FPGA电源监测模块禁止自身信号传输。
2.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU根据三取二的硬件表决结果和CPU对自身的判断结果输出CPU是否健康;CPU通过自身检测的健康状态和其他两个CPU输入的表征自己自身状态的信号进行三取二表决,并将表决的信息进行锁定。
3.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU将自身的健康状态信息和MIO的健康状态信息发送给正常状态的MIO;
MIO收到两种健康状态信息后,根据默认的优先权和CPU健康状态信息选择接收所有非故障CPU的信息流;MIO对于所接收的CPU的信息流进行三取二表决,表决后的信息流输入到MIO的信息处理单元进行处理后生成MIO离散量输出通道的控制信号。
4.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,MIO结合当前自身状态、CPU反馈的MIO的状态生成通道总使能信号,MIO根据每个通道的健康状态输出各通道的使能信号,控制离散量输出。
5.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU判断自身电源正常;CPU判断是否有指令屏蔽该CPU信息流输出;CPU通过看门狗判断自身软件是否正常运转;CPU将自身的三种信息进行充要判断,三种信息均正常表明自身正常。
6.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU将自身的信息通过三个CPU板之间的信号通道传递给其他两个CPU;CPU将自身判断结果和其他两个CPU对自身的判断结果进行三取二后,输出给MIO表征自身健康的状态标识。
7.一种实现权利要求1-6中任一项所述方法的面向空间飞行器的综合故障逻辑判决电路,其特征在于,包括三个CPU、两个MIO以及电源监测模块,三个CPU之间通过CCDL传输信息,三个CPU的使能信号和状态信号接口均连接MIO的输入,MIO自身状态输出接口连接每一个CPU的输入;CPU和MIO之间设置隔离电路以及电源监控模块,电源监控模块用于监测CPU和MIO的电源状态,并反馈至CPU和MIO。
8.根据权利要求7所述的面向空间飞行器的综合故障逻辑判决电路,其特征在于,CPU的自检状态信息存储在状态寄存器中,CPU自检状态信息、看门狗电路的输出以及电源监测信号作为第一与门的输入,第一与门的输出和第一或门的输出作为第二与门的输入,第二与门的结果输入至锁存器;另外两个CPU的检测结果信号同时作为第一或门的输入,电源监测信号及其延迟信号作为第三与门的输入;软件控制输出故障恢复信号和第三与门的输出作为第二或门的输入,第二或门的结果输入至锁存器;
锁存器的输出作为第三与非门和第四与非门的输入,经CCDL传输的另外两个CPU的健康状态信息分别作为第三与非门和第四与非门的输入,第三与非门和第四与非门的逻辑判断结果输出至MIO;第三与非门和第四与非门的逻辑判断结果为本CPU判断其他两个CPU状态的结果;
CPU软件自主切出信号输出作为第一与非门和第二与非门的输入,锁存器的输出作为第一与非门和第二与非门的输入;第一与非门和第二与非门的输出信号传输至每一个MIO的或门以及CPU状态回读寄存器;
MIO中,三个CPU的状态传输至CPU状态回读寄存器中;同时,三个CPU的使能信号作为MIO中的第三或门的输入,第三或门的输出接第五与门的输入;MIO看门狗电路、关键电源监测电路以及软件使能作为MIO中的第四与门的输入,第四与门的输出接第五与门的输入,第五与门输出使能信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010537211.4/1.html,转载请声明来源钻瓜专利网。