[发明专利]FINFET的制造方法在审
申请号: | 202010558293.0 | 申请日: | 2020-06-18 |
公开(公告)号: | CN111653525A | 公开(公告)日: | 2020-09-11 |
发明(设计)人: | 张艳;李润领 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L29/78;H01L21/02;H01L21/8244;H01L27/11 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | finfet 制造 方法 | ||
1.一种FINFET的制造方法,其特征在于,包括如下步骤:
步骤一、完成多晶硅伪栅去除之前的步骤,包括:
在半导体衬底上形成鳍体;
形成多个由第一栅介质层和多晶硅伪栅叠加而成的伪栅极结构;所述伪栅极结构覆盖在对应的所述鳍体的选定区域段的顶部表面或侧面,FINFET对应的沟道区由被所述伪栅极结构所覆盖的所述鳍体组成;FINFET包括NMOS和PMOS;
形成第零层层间膜,所述第零层层间膜填充在各所述伪栅极结构之间的区域且所述第零层层间膜的顶部表面和所述伪栅极结构的顶部表面相平;
步骤二、去除所述多晶硅伪栅;
步骤三、在FINFET的NMOS的形成区域中形成具有收缩性的SMT氮化硅;
步骤四、进行退火使所述SMT氮化硅进一步收缩,收缩的所述SMT氮化硅使所覆盖的所述NMOS的沟道区产生拉应力;
步骤五、去除所述SMT氮化硅。
2.如权利要求1所述的FINFET的制造方法,其特征在于:步骤一中,还包括形成所述FINFET对应的源区和漏区的步骤,所述FINFET的源区和漏区自对准形成在对应的所述伪栅极结构两侧的所述鳍体中。
3.如权利要求1所述的FINFET的制造方法,其特征在于:所述NMOS包括核心NMOS和输入输出NMOS,所述PMOS包括核心PMOS和输入输出PMOS;
所述核心NMOS和所述核心PMOS位于核心器件区,所述输入输出NMOS和所述输入输出PMOS位于输入输出器件区,所述输入输出NMOS和所述输入输出PMOS的耐压大于所述核心NMOS和所述核心PMOS的耐压。
4.如权利要求3所述的FINFET的制造方法,其特征在于:所述第一栅介质层的厚度按照所述输入输出NMOS和所述输入输出PMOS所需要的厚度设置。
5.如权利要求4所述的FINFET的制造方法,其特征在于:所述第一栅介质层为栅氧化层。
6.如权利要求1所述的FINFET的制造方法,其特征在于:步骤三中,所述SMT氮化硅形成在所有去除了所述多晶硅伪栅的区域。
7.如权利要求6所述的FINFET的制造方法,其特征在于:步骤三中,采用ALD沉积工艺形成所述SMT氮化硅。
8.如权利要求7所述的FINFET的制造方法,其特征在于:步骤三的所述ALD沉积工艺完成后直接进行步骤四,所述PMOS的形成区域中的所述PMOS的沟道区也同时产生拉应力;
或者,步骤三的所述ALD沉积工艺完成后以及进行步骤四之前,还包括步骤:
采用光刻工艺将所述NMOS的形成区域打开以及将所述PMOS的形成区域覆盖;
将所述PMOS的形成区域的所述SMT氮化硅去除。
9.如权利要求7所述的FINFET的制造方法,其特征在于:所述SMT氮化硅的厚度为
10.如权利要求1所述的FINFET的制造方法,其特征在于:步骤四中的所述退火的温度为500℃~1050℃。
11.如权利要求1所述的FINFET的制造方法,其特征在于:步骤五中采用磷酸湿法刻蚀去除所述SMT氮化硅。
12.如权利要求8所述的FINFET的制造方法,其特征在于:所述光刻工艺包括:
依次形成SOC层和光刻胶;
进行曝光和显影形成光刻胶图形将所述NMOS的形成区域打开以及将所述PMOS的形成区域覆盖;
以所述光刻胶图形为掩膜对所述SOC层进行刻蚀。
13.如权利要求4所述的FINFET的制造方法,其特征在于:所述核心器件区为用于形成SRAM的区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010558293.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造