[发明专利]FINFET的制造方法

说明书

本发明公开了一种FINFET的制造方法，包括步骤：步骤一、完成多晶硅伪栅去除之前的步骤；步骤二、去除所述多晶硅伪栅；步骤三、在FINFET的NMOS的形成区域中形成具有收缩性的SMT氮化硅；步骤四、进行退火使所述SMT氮化硅进一步收缩，收缩的所述SMT氮化硅使所覆盖的所述NMOS的沟道区产生拉应力；步骤五、去除所述SMT氮化硅。本发明能提升NMOS的沟道区的拉应力，且工艺简单以及均匀性好。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种FINFET的制造方法。

背景技术

众所周知，MOS器件的性能受器件沟道中载流子的迁移率影响较大，较高的载流子迁移率会提高器件沟道电流的大小，进而可以达到提升MOS器件性能的效果。对于NMOS器件，提高载流子迁移率的方法有很多种，其中给沟道施加拉应力，使沟道硅晶格适当被拉大，可以提升NMOS器件的载流子迁移率。Finfet技术节点中，一般采用后高介电常数工艺(HKlast)来形成器件的栅极结构，栅极结构为金属栅；HKlast工艺中是先完源漏注入(source/drainimp)，之后再拔除多晶硅伪栅，之后再形成金属栅的功函数层(WF)。整个NMOS器件形成的过程中，会利用离子(imp)、退火(thermal)和硅磷化合物外延生长(SiPEPI)等方式来调节器件的性能。其中SiPEPI就是通过给NMOS器件的源(sourse)和漏(drain)端生长SiP的方法，给器件沟道施加拉应力，进而起到提升NMOS载流子迁移率的作用。但是SiPEPI具有工艺复杂，生长的均一性较差，给沟道施加的拉应力有限等特点，仍然存在很多的难点与挑战。

发明内容

本发明所要解决的技术问题是提供一种FINFET的制造方法，能提升NMOS的沟道区的拉应力，且工艺简单以及均匀性好。

为解决上述技术问题，本发明提供的FINFET的制造方法包括如下步骤：

步骤一、完成多晶硅伪栅去除之前的步骤，包括：

在半导体衬底上形成鳍体。

形成多个由第一栅介质层和多晶硅伪栅叠加而成的伪栅极结构；所述伪栅极结构覆盖在对应的所述鳍体的选定区域段的顶部表面或侧面，FINFET对应的沟道区由被所述伪栅极结构所覆盖的所述鳍体组成；FINFET包括NMOS和PMOS。

形成第零层层间膜，所述第零层层间膜填充在各所述伪栅极结构之间的区域且所述第零层层间膜的顶部表面和所述伪栅极结构的顶部表面相平。

步骤二、去除所述多晶硅伪栅。

步骤三、在FINFET的NMOS的形成区域中形成具有收缩性的应力记忆技术(StressMemorizationTechnique，SMT)氮化硅。

步骤四、进行退火使所述SMT氮化硅进一步收缩，收缩的所述SMT氮化硅使所覆盖的所述NMOS的沟道区产生拉应力。

步骤五、去除所述SMT氮化硅。

进一步的改进是，步骤一中，还包括形成所述FINFET对应的源区和漏区的步骤，所述FINFET的源区和漏区自对准形成在对应的所述伪栅极结构两侧的所述鳍体中。

进一步的改进是，所述NMOS包括核心(core)NMOS和输入输出(IO)NMOS，所述PMOS包括核心PMOS和输入输出PMOS。

所述核心NMOS和所述核心PMOS位于核心器件区，所述输入输出NMOS和所述输入输出PMOS位于输入输出器件区，所述输入输出NMOS和所述输入输出PMOS的耐压大于所述核心NMOS和所述核心PMOS的耐压。

进一步的改进是，所述第一栅介质层的厚度按照所述输入输出NMOS和所述输入输出PMOS所需要的厚度设置。

进一步的改进是，所述第一栅介质层为栅氧化层。