[发明专利]半导体装置

说明书

本发明涉及半导体装置。在半导体衬底(2)的第一单元区域(3a)形成有第一半导体元件(4a)。在半导体衬底(2)的第二单元区域(3b)形成有第二半导体元件(4b)。第一半导体元件(4a)包含第一电极(18a)、第一p区域(11a)。第二半导体元件(4b)包含第二电极(18b)、第二p区域(11b)。第一电极(18a)与第二电极(18b)彼此分离。第一p区域(11a)与第二p区域(11b)彼此分离。

技术领域

本发明涉及半导体装置。

背景技术

日本特开2008-306047号公报(日本特开2008-306047号公报)公开了具有三个分割FET构造的半导体装置。就该半导体装置而言，在半导体衬底的表面之上设置的发射极电极被与三个分割FET构造对应地分割为三个分割发射极电极。使探针与三个分割发射极电极的每一者接触，对三个分割FET构造中的每一者的特性(例如，各分割FET构造的接通电阻或接通电压)进行测定。

就专利文献1公开的半导体装置而言，漂移层及体区域横跨三个分割FET构造而连续地延伸。在三个分割FET构造之间，漂移层及体区域没有被分割。有时仅三个分割FET构造中的一个包含缺陷，由于该缺陷而产生漏电流。该漏电流扩展到横跨三个分割FET构造而延伸的漂移层及体区域的整体。漏电流不仅流入包含缺陷的一个分割FET构造，还流入不包含该缺陷的其他两个分割FET构造。在包含缺陷的一个分割FET构造中应该被测定的漏电流减少。具有缺陷的分割FET构造的特性的测定精度降低。

发明内容

本发明就是鉴于上述课题而提出的，其目的在于提供能够高精度地对多个单元区域的每一者的特性进行测定的半导体装置。

本发明的半导体装置具有半导体衬底、表面侧电极、背面侧电极。半导体衬底具有表面、背面。表面侧电极设置于半导体衬底的表面之上。背面侧电极设置于半导体衬底的背面之上。半导体衬底包含第一单元区域、与第一单元区域相邻的第二单元区域。在第一单元区域形成有第一半导体元件。在第二单元区域形成有第二半导体元件。表面侧电极包含形成于第一单元区域的第一电极、形成于第二单元区域的第二电极。第一半导体元件包含第一电极和形成于第一单元区域的表面侧的第一p区域。第二半导体元件包含第二电极、形成于第二单元区域的表面侧的第二p区域。第一电极与第二电极彼此分离。第一半导体元件的第一p区域与第二半导体元件的第二p区域彼此分离。

通过结合附图进行理解的与本发明相关的以下的详细说明，会使本发明的上述及其他目的、特征、方案以及优点变得明确。

附图说明

图1是实施方式1涉及的半导体装置的概略俯视图。

图2是实施方式1涉及的半导体装置的图1所示的剖面线II-II处的概略局部放大剖视图。

图3是表示实施方式1涉及的半导体装置的一个使用例即半导体模块的概略俯视图。

图4是表示实施方式1涉及的半导体装置的制造方法的一个工序的概略局部放大剖视图。

图5是表示实施方式1涉及的半导体装置的制造方法中的图4所示的工序的下一个工序的概略局部放大剖视图。

图6是表示实施方式1涉及的半导体装置的制造方法中的图5所示的工序的下一个工序的概略局部放大剖视图。

图7是表示实施方式1涉及的半导体装置的制造方法中的图6所示的工序的下一个工序的概略局部放大剖视图。

图8是表示实施方式1涉及的半导体装置的制造方法中的图7所示的工序的下一个工序的概略局部放大剖视图。

图9是表示实施方式1涉及的半导体装置的制造方法中的图8所示的工序的下一个工序的概略局部放大剖视图。

图10是表示对实施方式1涉及的半导体装置的多个单元区域的每一者的特性进行测定的电路的图。