[发明专利]一种应用于时钟芯片的配置方法

说明书

本公开涉及一种应用于时钟芯片的配置方法，包括以下步骤，获取时钟芯片HMC7044中各寄存器的值，使用Verilog语言编写配置文件、SPI协议程序；使用Verilog语言编写寄存器配置的主程序，将编写的SPI协议程序嵌入主程序中，进行联合仿真和综合，生产可下载的文件；连接FPGA芯片与时钟芯片并上电，对FPGA芯片进行复位，向FPGA芯片烧写下载文件，FPGA芯片运行程序，通过SPI通信配置时钟芯片HMC7044，使其正常工作。

技术领域

本公开属于时钟芯片技术领域，具体涉及一种应用于时钟芯片的配置方法。

背景技术

传统的数据转换器采用CMOS和LVDS等并行接口，随着数据传输速率的不断提高，传统的数据传输接口很难满足设计要求，而且，并行传输总线逐渐暴露出信号同步难、偏移大、抗干扰能力弱、布局布线面积大、成本高等问题。

JESD204B协议是国际组织JEDEC提出的一种高速串行协议，用于数据转换器与FPGA/ASIC之间的数据传输。该协议的最高传输速率为12.5Gbit/s，具有确定性延时功能，能够保持各通道数据的同步传输。采用JESD204B接口具有简化系统设计，减少管教数目，封装更小更简单，更大带宽等优势。

JESD204B协议对时钟质量要求很高，对器件时钟和同步时钟有严格的时序关系要求。一般采用专用的时钟芯片为高速采集系统中的JESD204B协议的提供时钟。

为使专用时钟芯片配置成功，为高速数据转换器与FPGA/ASIC之间数据传输的高速串行协议—JESD204B协议提供满足具有严格时序要求的器件时钟和同步时钟，满足JESD204B协议对时钟的高质量要求，保证数据的稳定收发，需要对JESD204B协议的Subclass1模式的确定性延时机制及其时钟设计要求深入理解，并反复探索时钟的调试方法，从中总结专用时钟芯片的配置方法。

发明人了解到，目前很少有涉及该类时钟芯片配置方法的资料，尤其是发明人了解的HMC7044时钟芯片。

HMC7044时钟芯片作为一款性能优异的高精度时钟芯片，配置芯片的寄存器达到两百多个，能够正确配置HMC7044使它正确工作有很大的难度，因此厂家提供了该芯片的评估板，并使用C语言开发好上位机软件，连接好评估板与上位机后，用户将只需要点击更改寄存器值即可，大大简化配置过程。

然而，在广泛使用FPGA开发高速采集系统时，采用C语言和上位机软件配置该时钟芯片，需要增加额外的成本，也不利于时钟配置部分与整个FPGA开发系统中Verilog代码的统一和运行，给以FPGA为主控芯片的整个系统的开发带来不便。由于Verilog语言是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能，开发基于FPGA的系统应用，Verilog语言是最基本的开发语言。因此，为便于在使用FPGA开发高速采集系统，使用Verilog语言直接开发一种新型的HMC7044时钟芯片配置方式十分有意义。

由于HMC7044时钟芯片的寄存器多达两百多个，配置过程较为繁琐，时钟精度和输出频率较高，因此使用Verilog语言直接开发该时钟芯片难度较大。

发明内容

本公开的目的是为克服上述现有技术的不足，提供一种应用于时钟芯片的配置方法，能够解决现有HMC7044时钟芯片的配置繁琐，开发难度大的问题。

本公开的一个或多个技术方案提供一种应用于时钟芯片的配置方法，包括以下步骤：获取时钟芯片HMC7044中各寄存器的值，使用Verilog语言编写配置文件、SPI协议程序；

使用Verilog语言编写寄存器配置的主程序；

将编写的SPI协议程序嵌入主程序中，进行联合仿真和综合，生产可下载的文件；