[发明专利]一种基于FPGA的视频分辨率转换方法及终端

权利要求书

1.一种基于FPGA的视频分辨率转换方法，其特征在于，包括步骤：

S1、对接收的第一分辨率的视频流数据进行解码，得到对应的比特流数据；

S2、根据所述第一分辨率和待转换的第二分辨率进行时钟域同步，确定所述第二分辨率对应的时钟信号；

S3、根据所述第一分辨率和第二分辨率将所述比特流数据拆分成第一预设个并行的第一比特流子数据；

S4、根据所述第二分辨率对应的时钟信号控制所述第一预设个并行的第一比特流子数据同步输出。

2.根据权利要求1所述的一种基于FPGA的视频分辨率转换方法，其特征在于，所述S1包括：

确定所述接收的第一分辨率的视频流数据的链路数；

根据所述链路数对所述接收的第一分辨率的视频流数据进行串并转换；

对串并转换后的视频流数据进行解码，确定对应的像素时钟信号以及像素有效信号，根据所述像素时钟信号和像素有效信号确定像素信号，根据所述像素信号确定与所述视频流数据对应的比特流数据。

3.根据权利要求1所述的一种基于FPGA的视频分辨率转换方法，其特征在于，所述S2包括：

确定所述第一分辨率对应的第一时钟信号；

根据所述第一时钟信号、所述第一分辨率和所述第二分辨率通过锁相环同步生成与所述第二分辨率对应的第二时钟信号，将所述第二时钟信号确定为所述第二分辨率对应的时钟信号。

4.根据权利要求1至3中任一项所述的一种基于FPGA的视频分辨率转换方法，其特征在于，所述S3包括：

根据所述第一分辨率和第二分辨率之间的比例关系确定需要拆分成的第一比特流子数据的第一预设数目；

根据预设的拆分规则将所述第一比特流数据拆分成所述第一预设个第一比特流子数据；

将所述第一预设个第一比特流子数据并行且一一对应地输入第一预设个fifo。

5.根据权利要求1至3中任一项所述的一种基于FPGA的视频分辨率转换方法，其特征在于，所述步骤S4之后还包括：

S5、根据所述第二分辨率和待转换的第三分辨率进行时钟域同步，确定所述第三分辨率对应的时钟信号；

S6、根据所述第二分辨率和第三分辨率将每一个第一比特流子数据拆分成第二预设个并行的第二比特流子数据，并根据所述第三分辨率对应的时钟信号控制所有并行的第二比特流子数据同步输出。

6.一种基于FPGA的视频分辨率转换终端，其特征在于，包括：

解码模块，用于对接收的第一分辨率的视频流数据进行解码，得到对应的比特流数据；

第一时钟域同步模块，用于根据所述第一分辨率和待转换的第二分辨率进行时钟域同步，确定所述第二分辨率对应的时钟信号；

第一拆分模块，用于根据所述第一分辨率和第二分辨率将所述比特流数据拆分成第一预设个并行的第一比特流子数据；

第一输出模块，用于根据所述第二分辨率对应的时钟信号控制所述第一预设个并行的第一比特流子数据同步输出。

7.根据权利要求6所述的一种基于FPGA的视频分辨率转换终端，其特征在于，所述解码模块用于：

确定所述接收的第一分辨率的视频流数据的链路数；

根据所述链路数对所述接收的第一分辨率的视频流数据进行串并转换；

对串并转换后的视频流数据进行解码，确定对应的像素时钟信号以及像素有效信号，根据所述像素时钟信号和像素有效信号确定像素信号，根据所述像素信号确定与所述视频流数据对应的比特流数据。

8.根据权利要求6所述的一种基于FPGA的视频分辨率转换终端，其特征在于，所述第一时钟域同步模块用于：

确定所述第一分辨率对应的第一时钟信号；

根据所述第一时钟信号、所述第一分辨率和所述第二分辨率通过锁相环同步生成与所述第二分辨率对应的第二时钟信号，将所述第二时钟信号确定为所述第二分辨率对应的时钟信号。