[发明专利]集成电路的制作方法

说明书

一种集成电路的制作方法，利用极紫外光制程及单个或多个自对准沉积制程的组合在一个基材上制作一个具有四条信号线的集成电路单位晶胞。极紫外光制程及自对准沉积制程在一个位于基材上的硬遮罩上制作多个间隔物。这些间隔物定义了一个位于基材的单位晶胞上的多个信号线的微影图样。极紫外光制程及自对准沉积制程制作出具有相较于被极紫外光制程所定义的各种特征还微小的更精准被定位的多个信号线。

技术领域

本揭露是有关于一种集成电路的制作方法。

背景技术

在集成电路的制造过程，具有预定功能的单位晶胞是被使用的。预先设计的单位晶胞布局被储存在晶胞收藏库中。当要设计一个集成电路，这些预先被设计的单位晶胞布局会从晶胞收藏库中被取出并且被配置在一个集成电路布局中的单个或多个位置。接着会透过电路规划将信号线连接至各个不同的单位晶胞。此集成电路布局接着会透过一种预先决定的半导体制程被制造成集成电路。

单位晶胞会特别被布置于金属电路网，定义出水平与垂直方向的轨道并形成一个覆盖全晶胞的金属电路。特别注意到，单位晶胞的高度会被延伸自此晶胞边界的最顶部至最底部的水平方向电路轨道(即，信号线)的数目所决定，并且单位晶胞的宽度会被延伸自此晶胞边界最左侧至最右侧的垂直方向电路轨道的数目所决定。特别提到，为了促进布局以及电路规划，大部分在晶胞收藏库中的晶胞都具有相同的高度(或其中具有多个高度)并且位于单位晶胞中的最顶部及最底部的水平轨道分别被预留给电源线路VDD及VSS。

低能量特殊应用集成电路(ASICs)倾向使用低高度、高密度晶胞。晶胞高度是被晶胞内所包含的信号线数目决定的。晶胞高度因此限制了在晶胞内第一金属层用于内部电路规划的信号线数目。在先进技术节点，举例来说，N10以及超越N10的制程，四信号线单位晶胞使用四条延着水平信号线延伸的信号线。电源线路以及信号线都形成在相同金属层，例如，位于一个半导体基材上的第一个金属层。

发明内容

根据本揭露的一些实施例，一种制造集成电路的方法包含：以第一微影制程形成多个第一间隔物于位在基材上的硬遮罩上，第一间隔物定义第一开口，第一开口对应于用于一单位晶胞的第一及第二电源线路与单位晶胞位于第一及第二电源线路之间的第一及第二信号线的图案；形成第二间隔物于硬遮罩上以于第二间隔物与第一间隔物中的两者之间定义第二开口，其中第二开口对应于用于单位晶胞位于第一及第二电源线路之间的第三及第四信号线的图案，其中形成第二间隔物包含：沉积自组装材料于第一间隔物中的两者之间，其中自组装材料自组装成第一材料以及第二材料；相对于第一材料选择性地移除第二材料；以及形成第二间隔物于移除第二材料所遗留下的间隙中。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本揭露的一实施例。注意，根据行业中的标准实施方法，各种特征未按比例绘制。实际上，为了清楚起见，各种特征的尺寸可以任意增加或减小。

图1A为根据本揭露的一实施例绘示的一些实施例的集成电路截面图；

图1B为根据本揭露的一实施例绘示的一些实施例的图1A的集成电路俯视图；

图2A-图27为根据本揭露的一实施例绘示的一些实施例的各种制造阶段的集成电路的各种不同方向截面的截面图及俯视图；

图28-图30为根据本揭露的一实施例绘示一些实施例的形成一个集成电路的流程图。

【符号说明】

100:集成电路

102:基材

103:第一硬遮罩层

104A,104B:电源线路

106A,106B,106C,106D:信号线

110:第二硬遮罩层

112:心轴