[发明专利]半导体制作工艺的良率预测方法、系统与模型训练装置

说明书

本发明公开一种半导体制作工艺的良率预测方法、系统与模型训练装置。半导体制作工艺的良率预测方法包括以下步骤。建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。获得半导体装置于数个堆叠层的数个缺陷点。依据此些缺陷点，训练电路路径发生一故障的一识别模型。依据识别模型，识别一半导体半成品于各个堆叠层导致电路路径发生故障的一发生机率。依据发生机率，预测半导体半成品的良率。

技术领域

本发明涉及一种良率预测方法、良率预测系统与模型训练装置，且特别是涉及一种半导体制作工艺的良率预测方法、良率预测系统与模型训练装置。

背景技术

随着科技的发展，各式半导体装置不断推陈出新。半导体装置的内部电路设计越来越复杂，制造过程也变得相当繁复。一颗芯片可能需要上万道制作工艺才可完成。一但任何一道制作工艺有缺陷，就可能造成芯片/晶片的报废。

一般而言，半导体厂必须在半导体装置制造完成后，进行电性检测，以确认是否有发生任何功能错误。然而，这个电性检测的步骤是执行于半导体装置制造完成后，徒然耗费的制作工艺成本与时间已无法挽回。

发明内容

本发明是有关于一种半导体制作工艺的良率预测方法、良率预测系统与模型训练装置，其利用识别模型来识别制作工艺中的半成品。一但任何一道制作工艺有缺陷点，就能够立即预测出成品的功能错误的发生机率。如此一来，成品的良率能够预测且能够立即断定是否要中断接下来的制作工艺，以避免制作工艺成本与时间的耗费。

根据本发明的第一方面，提出一种半导体制作工艺的良率预测方法。半导体制作工艺的良率预测方法包括以下步骤。建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。获得半导体装置于数个堆叠层的数个缺陷点。依据此些缺陷点，训练电路路径发生一故障的一识别模型。依据识别模型，识别一半导体半成品于各个堆叠层导致电路路径发生故障的一发生机率。依据发生机率，预测半导体半成品的良率。

根据本发明的第二方面，提出一种半导体制作工艺的良率预测系统。半导体制作工艺的良率预测系统包括一模型训练装置及一预测装置。模型训练装置包括一建构单元、一数据提取单元及一机器学习单元。建构单元用以建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。数据提取单元用以获得半导体装置于数个堆叠层的数个缺陷点。机器学习单元用以依据此些缺陷点，训练电路路径发生一故障的一识别模型。预测装置包括一识别单元及一预测单元。识别单元用以依据识别模型，识别一半导体半成品于各个堆叠层导致电路路径发生故障的一发生机率。预测单元用以依据发生机率，预测半导体半成品的该良率。

根据本发明的第三方面，提出一种模型训练装置。模型训练装置包括一建构单元、一数据提取单元及一机器学习单元。建构单元用以建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。数据提取单元用以获得半导体装置于数个堆叠层的数个缺陷点。机器学习单元用以依据此些缺陷点，训练电路路径发生一故障的一识别模型。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1为一实施例的半导体制作工艺的良率预测系统的示意图；

图2为一实施例的半导体制作工艺的良率预测方法的流程图；

图3为一实施例的一电路图网表(net-list,netlist)与一集成电路版图(integrated circuit layout)；

图4为一实施例的半导体装置的某一堆叠层的示意图；

图5为缺陷点对应于集成电路版图的位置的示意图；

图6为示例说明造成桥接故障的缺陷点的示意图；

图7为示例说明造成固定型故障的缺陷点的示意图；