[发明专利]集成电路

说明书

本发明实施例涉及半导体技术领域，公开了一种集成电路，所述集成电路包括：第一数据线组，所述第一数据线组包括阵列排布的多条本地数据线；第二数据线组，所述第二数据线组包括阵列排布的多条互补本地数据线，其中，多条所述互补本地数据线分别与多条所述本地数据线传输相位相反的信号；多个读取电路，响应于读取控制信号，用于在读操作期间读取所述本地数据线或所述互补本地数据线的信号，其中，多个所述读取电路分别与所述第一数据线组边缘的所述本地数据线电连接或与所述第二数据线组边缘的所述互补本地数据线连接。本发明提供的集成电路能够降低集成电路的功耗，以改善集成电路的性能。

技术领域

本发明实施例涉及半导体技术领域，特别涉及一种集成电路。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM功耗指标的要求越来越高。

然而，目前的DRAM性能仍有待提高。

发明内容

本发明实施方式的目的在于提供一种集成电路，其能够降低集成电路的功耗，以改善集成电路的性能。

为解决上述技术问题，本发明的实施方式提供了一种集成电路，包括：

第一数据线组，所述第一数据线组包括阵列排布的多条本地数据线；第二数据线组，所述第二数据线组包括阵列排布的多条互补本地数据线，其中，多条所述互补本地数据线分别与多条所述本地数据线传输相位相反的信号；多个读取电路，响应于读取控制信号，用于在读操作期间读取所述本地数据线或所述互补本地数据线的信号，其中，多个所述读取电路分别与所述第一数据线组边缘的所述本地数据线电连接或与所述第二数据线组边缘的所述互补本地数据线连接。

本发明的实施方式相对于现有技术而言，在集成电路的工作过程中，相邻的数据线相互之间存在噪声干扰，甚至可能导致数据传输发生错误，由于数据线通常为阵列排布，因此在数据线组边缘的数据线只会受到一根相邻数据线的干扰，通过将多个读取电路分别与第一数据线组边缘的本地数据线电连接或与第二数据线组边缘的互补本地数据线连接，使得集成电路使用的是受到噪声影响较小的数据线作为输出转换，从而提高了数据可靠性，同时也降低了集成电路的功耗，进而改善了集成电路的性能。

另外，所述第一数据线组包括4条所述本地数据线，所述第二数据线组包括4条所述互补本地数据线。

另外，所述第一数据线组包括依次排列的第一本地数据线、第二本地数据线、第三本地数据线和第四本地数据线，所述第二数据线组包括依次排列的第二互补本地数据线、第一互补本地数据线、第四互补本地数据线和第三互补本地数据线，所述第一本地数据线、所述第四本地数据线、所述第二互补本地数据线和所述第三互补本地数据线分别与所述读电路电连接；其中所述第一本地数据线与所述第一互补本地数据线、所述第二本地数据线与所述第二互补本地数据线、所述第三本地数据线与所述第三互补本地数据线以及所述第四本地数据线与所述第四互补本地数据线分别传输相位相反的信号。

另外，多条所述本地数据线等间距排列，和/或多条所述互补本地数据线等间距排列。