[发明专利]一种半导体器件及其制备方法

说明书

本发明公开了一种半导体器件及其制备方法，通过将一个存储串分成多个子存储串，每个子存储串都有独立的子沟道层，同时将多个存储串在第一横向排成位于两条栅线缝隙之间的多行，使一条位线连接两个子存储串，然后通过顶部选择栅沟槽将所述两个子存储串隔开，使一条位线可以单独控制一个子存储串，从而提升半导体器件的存储密度。

技术领域

本发明总体上涉及半导体领域，具体的，涉及一种半导体器件及其制备方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。

3D NAND现有设计是同心圆，通常在沟道孔里面依次填上阻挡层，电荷捕获层，隧穿层和沟道层，最后同心圆里面填实介质层，从而由上而下形成连续的电荷俘获存储器。这样的好处是能够最小开支下通过增加同心圆的密度和叠加层数就能最大限度地提升存储密度。

近年来，如何提升3D NAND的存储密度，是当前亟待解决的问题。

发明内容

本发明提供一种半导体器件及其制备方法，旨在为高存储密度的NAND存储器件提供可靠的金属互联结构，实现对每个存储单元的单独控制。

一方面，本发明提供一种半导体器件，包括：

衬底；

位于所述衬底上的堆叠层；

在垂直所述衬底的第一纵向贯穿所述堆叠层、且在平行于所述衬底的第一横向延伸的至少两条栅线狭缝；

在所述第一纵向贯穿所述堆叠层、且位于相邻两条所述栅线狭缝之间与所述栅线狭缝平行的多行存储串，每个所述存储串包括多个子存储串；

在平行于所述衬底的第二横向延伸的多条位线，在相邻两条所述栅线狭缝之间、每条所述位线连接两个所述子存储串；

位于所述第一横向的顶部选择栅沟槽，所述顶部选择栅沟槽位于连接在一条所述位线的两个所述子存储串之间。

进一步优选的，所述存储串在平行于所述衬底的截面为具有四个花瓣的花瓣形，每个所述存储串包括四个所述子存储串，每个所述子存储串对应一个所述花瓣。

进一步优选的，所述多行存储串包括靠近所述栅线狭缝的第一行和第三行、以及位于所述第一行和第三行之间的第二行；所述第一行与所述第三行中的各存储串、相对于所述第二行中的各存储串，在所述第一横向上向同一方向偏移特定距离，且所述特定距离为相邻两条所述位线之间的距离。

进一步优选的，所述第二行的一个所述存储串中，两个所述子存储串连接一条所述位线；所述第一行的一个所述子存储串、与所述第三行的一个所述子存储串连接一条所述位线。

进一步优选的，所述多条位线包括从左至右的第一条、第二条、第三条、第四条、第五条和第六条；在所述第一行和所述第三行的一个所述存储串中，四个所述子存储串分别连接所述第二条、第三条、第五条和第六条位线；在所述第二行的一个所述存储串中，四个所述子存储串中的两个连接所述第一条位线，另两个连接所述第四条位线。

进一步优选的，每个所述子存储串包括一个子沟道层，每个所述存储串包括四个所述子沟道层、以及与每个所述子沟道层分别连接的子接触栓塞。

进一步优选的，一个所述存储串的四个所述子接触栓塞被两条交叉的栓塞隔槽所分隔，所述两条栓塞隔槽包括位于所述第一横向的第一栓塞隔槽、以及与所述第一栓塞隔槽交叉的第二栓塞隔槽。

进一步优选的，所述子接触栓塞通过金属触点与所述位线连接。