[发明专利]数据接收方法、数据接收设备及存储介质

权利要求书

1.一种数据接收方法，其特征在于，应用于数据接收设备，所述数据接收设备包括CPU和DAM控制器，所述方法包括：

基于检测到的数据发送设备发送的开始信号，建立所述数据接收设备与所述数据发送设备之间的通信连接，并触发数据接收请求，使所述DMA控制器基于所述数据接收请求接收总线数据，并对所述总线数据进行缓存；

基于检测到的所述数据发送设备发送的终止信号触发所述CPU的中断，使所述DMA控制器基于所述CPU的中断触发接收完成中断，完成数据接收。

2.根据权利要求1所述的数据接收方法，其特征在于，所述数据接收设备包括I2C控制器；所述基于检测到的数据发送设备发送的开始信号，建立所述数据接收设备与数据发送设备之间的通信连接，包括：

基于检测到的数据发送设备发送的开始信号确定所述数据发送设备发送的地址与所述I2C控制器的地址是否一致；

若所述数据发送设备发送的地址与所述I2C控制器的地址一致，则通过所述I2C控制器向所述数据发送设备发出应答，并建立所述数据接收设备与所述数据发送设备之间的通信连接。

3.根据权利要求1所述的数据接收方法，其特征在于，所述方法包括：

基于所述数据接收请求配置CPU的中断，并清理所述DMA控制器的字节寄存器和所述DMA控制器的数据寄存器。

4.根据权利要求3所述的数据接收方法，其特征在于，所述对所述总线数据进行缓存，包括：

所述DMA控制器将所述总线数据保存在所述数据寄存器，并通过所述字节寄存器对所述总线数据进行计数，得到所述总线数据的数据长度。

5.根据权利要求1所述的数据接收方法，其特征在于，所述方法包括：

将中断回调函数写入所述DMA控制器；

所述基于检测到的所述数据发送设备发送的终止信号触发所述CPU的中断，使所述DMA控制器基于所述CPU的中断触发接收完成中断，包括：

基于检测到的所述数据发送设备发送的终止信号触发CPU的中断，使所述DMA控制器基于所述CPU的中断，通过所述中断回调函数触发接收完成中断。

6.根据权利要求1所述的数据接收方法，其特征在于，在所述基于检测到的所述数据发送设备发送的终止信号触发所述CPU的中断，使所述DMA控制器基于所述CPU的中断触发接收完成中断之后，所述方法包括：

获取所述DMA控制器的数据寄存器的内存地址以及所述DMA控制器的字节寄存器中保存的所述总线数据的数据长度；

基于所述内存地址和所述总线数据的数据长度，利用所述DMA控制器的中断回调函数读取数据。

7.根据权利要求1所述的数据接收方法，其特征在于，所述数据接收设备包括I2C控制器；所述方法包括：

对所述I2C控制器进行预配置，所述预配置包括为所述I2C控制器配置对应的DMA控制器、接收总线数据的接收通道以及I2C控制器的地址。

8.根据权利要求1所述的数据接收方法，其特征在于，所述方法包括：

对DMA控制器进行预配置，所述预配置包括为所述DMA控制器配置中断回调函数、配置通道参数、分配数据寄存器以及配置工作模式。

9.一种数据接收设备，其特征在于，所述数据接收设备包括CPU、I2C控制器和DMA控制器，所述DMA控制器分别与所述CPU和所述I2C控制器之间连接；

所述CPU用于检测所述数据发送设备发送的开始信号和终止信号，并执行如权利要求1至8中任一项所述的数据接收方法；

所述I2C控制器用于基于所述开始信号验证所述数据接收设备的地址，以建立与数据发送设备之间的通信连接；

所述DMA控制器用于接收和保存所述数据发送设备发送的总线数据，并基于CPU触发的CPU的中断触发接收完成中断，完成数据接收。

10.一种存储介质，用于计算机可读存储，其特征在于，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现权利要求1至8中任一项所述的数据接收方法的步骤。