[发明专利]数据接收方法、数据接收设备及存储介质

说明书

本发明实施例提供一种数据接收方法、数据接收设备及存储介质，属于通信技术领域。该方法包括：基于检测到的数据发送设备发送的开始信号，建立所述数据接收设备与所述数据发送设备之间的通信连接，并触发数据接收请求，使所述DMA控制器基于所述数据接收请求接收总线数据，并对所述总线数据进行缓存；基于检测到的所述数据发送设备发送的终止信号触发所述CPU的中断，使所述DMA控制器基于所述CPU的中断触发接收完成中断，完成数据接收。本发明实施例的技术方案能够提高DMA的使用灵活性以及CPU的利用率。

技术领域

本发明涉及通信技术领域，尤其涉及一种数据接收方法、数据接收设备及存储介质。

背景技术

I2C总线作为一种常用的串行数据传输总线，广泛应用于各种嵌入式领域尤其通信设备中。I2C总线上连接的设备中有主从设备的区分，主设备用于启动I2C总线传输数据，此时任何被寻址的设备均被认为是从设备。但在I2C总线上，主设备和从设备，以及接收数据和发送数据的关系都不是恒定的，取决于此时的数据传输方向。

在从设备接收由对端主设备发送的数据时，常用的方法是由从设备中的CPU响应中断，以完成数据的接收，但单包数据很大或者数据传输很频繁时，都会导致CPU频繁响应I2C中断，整个I2C从设备系统性能受很大影响。此外，也可以使用DMA方式来进行数据接收，但DMA方式每次只能接收固定长度的数据，使用不够灵活。

发明内容

本发明实施例的主要目的在于提供一种数据接收方法、数据接收设备及存储介质，旨在提高DMA的使用灵活性以及CPU的利用率。

第一方面，本发明实施例提供一种数据接收方法，应用于数据接收设备，所述数据接收设备包括CPU和DAM控制器，所述方法包括：

基于检测到的数据发送设备发送的开始信号，建立所述数据接收设备与所述数据发送设备之间的通信连接，并触发数据接收请求，使所述DMA控制器基于所述数据接收请求接收总线数据，并对所述总线数据进行缓存；基于检测到的所述数据发送设备发送的终止信号触发所述CPU的中断，使所述DMA控制器基于所述CPU的中断触发接收完成中断，完成数据接收。

第二方面，本发明实施例还提供一种数据接收设备，所述数据接收设备包括CPU、I2C控制器和DMA控制器，所述DMA控制器分别与所述CPU和所述I2C控制器之间连接；所述CPU用于检测所述数据发送设备发送的开始信号和终止信号，并执行如上述的数据接收方法；所述I2C控制器用于基于所述开始信号验证所述数据接收设备的地址，以建立与数据发送设备之间的通信连接；所述DMA控制器用于接收和保存所述数据发送设备发送的总线数据，并基于CPU触发的CPU的中断触发接收完成中断，完成数据接收。

第三方面，本发明实施例还提供一种存储介质，用于计算机可读存储，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如本发明说明书提供的任一项数据接收方法的步骤。

本发明实施例提供一种数据接收方法、数据接收设备及存储介质，本发明实施例基于检测到的数据发送设备发送的开始信号，建立数据接收设备与数据发送设备之间的通信连接，并触发数据接收请求，使DMA控制器基于数据接收请求接收总线数据，并对总线数据进行缓存；然后基于检测到的数据发送设备发送的终止信号触发CPU的中断，使DMA控制器基于CPU的中断触发接收完成中断，完成数据接收。在数据接收过程中，采用DMA控制器进行数据的接收，降低在数据接收期间CPU的占用率，提高CPU利用率以及数据接收设备的性能。并且，将DMA控制器的接收完成中断与CPU触发的CPU的中断相结合，使得DMA控制器能够接收不定长数据，提高使用灵活性。

附图说明

为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。