[发明专利]一种量子拓扑图优化方法、装置、终端及存储介质

说明书

本申请公开了一种量子拓扑图优化方法、装置、终端及存储介质，包括获取目标量子算法的第一量子拓扑图，判断所述第一量子拓扑图中是否存在交叉连线和/或待优化节点；确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，获取各其它图谱节点之间连线的连线权重，并根据连线权重进行连线删除，以获得不包含交叉连线的第二量子拓扑图；根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，对非优化节点与各所述子节点之间的连线进行分配，获得优化量子拓扑图。本申请简化量子算法深度，提高量子算法保真度，使得复杂的量子算法在量子芯片上运行。

技术领域

本发明属于量子计算领域，特别是一种量子拓扑图优化方法、装置、终端及存储介质。

背景技术

随着量子计算技术的普及，实施量子计算的量子芯片，成为了研究的重点对象。量子芯片相对较传统的集成芯片，具有强大的并行计算能力，且并行计算能力随着量子芯片的位数(量子比特数)呈指数式提升。

量子算法是在量子线路中进行模拟，并需要在量子芯片上运行的实施量子计算的方法；一些复杂运算的量子算法编译到量子芯片上时，会出现多个量子比特之间的耦合(即两量子比特逻辑门)交叉、若干量子比特与相邻量子比特的耦合数量过多的情况。然而现阶段的量子芯片都属于二维结构，量子比特之间的耦合都是通过具体的耦合结构(电容、电感、谐振腔等)实现的，因此两个耦合结构是无法交叉的；而且一个量子比特与过多的相邻量子比特耦合，会大幅降低对该量子比特的调控、使得执行的量子计算的精度大大降低。所以说，一些复杂的量子算法是无法在现有的二维结构的量子芯片上有效实现的。

发明内容

本发明的目的是提供一种量子算法优化方法、装置、终端及存储介质，以解决现有技术中的不足，它能够对复杂的量子算法进行优化，消除量子算法对应的量子拓扑图中的交叉连线，尽可能的减少量子算法中施加的交换门操作，简化量子算法的深度，提高量子算法的保真度，使得复杂的量子算法在二维结构的量子芯片上运行。

本申请采用的技术方案如下：

根据本申请的第一方面，提供了一种量子拓扑图优化方法,所述方法包括：

获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；

判断所述第一量子拓扑图中是否存在交叉连线和/或待优化节点，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点；

如果所述第一量子拓扑图存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，获取各其它图谱节点之间连线的连线权重，并根据所述各其它图谱节点之间连线的连线权重，进行连线删除，以获得不包含交叉连线的第二量子拓扑图；如果否，则将所述第一量子拓扑图更新为第三量子拓扑图；

当所述第二量子拓扑图或所述第三量子拓扑图中存在所述待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述优化子图中所有子节点的连通度不大于所述连通度阈值；

对非优化节点与各所述子节点之间的连线进行分配，以生成优化量子拓扑图，其中，所述非优化节点为所述第二量子拓扑图或所述第三量子拓扑图中除所述待优化节点以外的图谱节点。

进一步地，所述如果所述第一量子拓扑图存在交叉连线时，确定所述第一量子拓扑图中的中介节点的步骤，包括：

获取所述第一量子拓扑图中的所有图谱节点的连通度、重量和/或分散度；其中，所述连通度为各图谱节点连接的连线数量，所述重量为各图谱节点连接的所有连线的粗度之和，所述分散度为各图谱节点连接的所有连线的粗度的方差；