[发明专利]半导体结构的制造方法

说明书

该发明公开了一种半导体结构的制造方法，包括提供基底；于基底上形成第一掩膜图案和第一掩膜开口，第一掩膜开口位于相邻的第一掩膜图案之间；于第一掩膜图案和第一掩膜开口上形成第二掩膜图案和第二掩膜开口，第二掩膜开口位于相邻的第二掩膜图案之间，其中，第二掩膜图案在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠，且第二掩膜开口在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠；基于第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在基底上形成第一图案和第一开口。根据本发明实施例的半导体结构的制造方法能够提高图形化的精度，减小图形线宽，提高集成度。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体结构的制造方法。

背景技术

现有技术的半导体行业中，缩小器件尺寸，在一定面积内增加器件数量是未来发展方向，目前半导体成像制程中阶跃式缩小线宽的方法主要是自对准双重图形化(Self-Aligned Double Patterning,SADP)和自对准四重图形化(Self-Aligned QuadruplePatterning,SAQP)，对于更小器件更多的芯片，关键线宽一直是制约下一代半导体的瓶颈。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，能够提高图形化的精度，减小图形线宽，提高集成度。

根据本发明实施例的半导体结构的制造方法，包括：提供基底；于该基底上形成第一掩膜图案和第一掩膜开口，第一掩膜开口位于相邻的第一掩膜图案之间；于第一掩膜图案和第一掩膜开口上形成第二掩膜图案和第二掩膜开口，第二掩膜开口位于相邻的第二掩膜图案之间，其中，第二掩膜图案在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠，且第二掩膜开口在基底上的投影和第一掩膜图案以及所述第一掩膜开口在基底上的投影至少部分重叠；基于第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在基底上形成第一图案和第一开口。

根据本发明的一些实施例，利用同一光罩形成第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口。

根据本发明的一些实施例，半导体结构的制造方法还包括：于第一掩膜图案和第一掩膜开口上形成第一介质层，第一介质层填充第一掩膜开口，且第二掩膜图案和第二掩膜开口位于第一介质层上。

可选地，基于第二掩膜图案和第二掩膜开口图形化第一介质层以形成倒L型图案，倒L型图案包括倒L型顶部和倒L型侧部。

可选地，基于第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在基底上形成第一图案和第一开口的步骤，包括：去除倒L型顶部上方的第二掩膜图案和倒L型侧部周边的第一掩膜图案；去除倒L型顶部，保留倒L型侧部；利用倒L型侧部刻蚀所述基底，在基底上形成第一图案和所述第一开口。

可选地，第一掩膜图案和第二掩膜图案的材质相同；去除倒L型顶部上方的第二掩膜图案和倒L型侧部周边的第一掩膜图案的步骤，包括：在同一刻蚀步骤中同时去除第一掩膜图案和第二掩膜图案。

根据本发明的一些实施例，该半导体结构的制造方法还包括：在基底上形成第一掩膜层；所基于所述第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在所述基底上刻蚀基底上形成第一图案和第一开口的步骤，包括：基于第一掩膜图案、第一掩膜开口、第二掩膜图案和所述第二掩膜开口在第一掩膜层上形成初始第一图案和初始第一开口；形成填充初始第一开口的第二介质层；在第二介质层上形成初始第二图案和初始第二开口；基于初始第一图案、初始第一开口、初始第二图案和初始第二开口在所述基底中形成第一图案和第一开口。