[发明专利]半导体结构及其制作方法在审
申请号: | 202011279435.6 | 申请日: | 2020-11-16 |
公开(公告)号: | CN114512468A | 公开(公告)日: | 2022-05-17 |
发明(设计)人: | 吴秉桓 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L21/768 |
代理公司: | 上海晨皓知识产权代理事务所(普通合伙) 31260 | 代理人: | 成丽杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 制作方法 | ||
本发明实施例提供一种半导体结构及其制作方法,半导体结构包括:基底;导电柱,导电柱至少位于基底中;电连接层,电连接层与导电柱的端部相连接,且导电柱朝向电连接层的端部具有第一凸起部以及第一凸起部围成的至少一个凹槽,电连接层在与凹槽相对应的位置具有第二凸起部,第二凸起部内嵌于凹槽内。本发明实施例有利于降低电连接层从导电柱端面脱落的风险。
技术领域
本发明实施例涉及半导体领域,特别涉及一种半导体结构及其制作方法。
背景技术
半导体结构中芯片之间或者晶圆之间可通过在垂直方向上制作导通孔实现互联,这一互联技术称为硅通孔(Through Silicon Via,简称TSV)技术。传统的硅通孔一般是通过金属材料填充形成导电柱,导电柱的端面与其他电连接层相连接以实现不同层之间的电信号传递。
然而,在导电柱与电连接层相接触处,导电柱的端面与电连接层的端面均较为平坦,当导电柱与电连接层相接触处受应力影响时,在接触面处导电柱的端面与电连接层的端面容易发生相对滑动,电连接层从导电柱端面脱落的风险大。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法,解决电连接层从导电柱端面脱落的风险大的问题。
为解决上述问题,本发明实施例提供一种半导体结构,包括:基底;导电柱,所述导电柱至少位于所述基底中;电连接层,所述电连接层与所述导电柱的端部相连接,且所述导电柱朝向所述电连接层的所述端部具有第一凸起部以及所述第一凸起部围成的至少一个凹槽,所述电连接层在与所述凹槽相对应的位置具有第二凸起部,所述第二凸起部内嵌于所述凹槽内。
另外,所述凹槽在所述基底上的正投影为轴对称图形。
另外,所述第一凸起部的数量为多个,且多个所述第一凸起部在所述基底上的正投影为轴对称图形。
另外,所述第一凸起部的数量为1个,且所述第一凸起部在所述基底上的正投影为轴对称图形。
另外,所述第一凸起部在所述基底上的正投影为环形或者十字形。
另外,单个所述凹槽具有至少两个深度不同的区域。
另外,所述端部具有至少两个间隔设置的所述凹槽,且各所述凹槽的深度不同。
另外,所述端部包括中心区以及环绕所述中心区的外围区,且所述凹槽至少位于部分所述外围区。
另外,所述凹槽包括第一凹槽和第二凹槽,所述第一凹槽在所述基底上的正投影为圆形,所述第二凹槽在所述基底上的正投影为封闭环状图形,所述第二凹槽环绕所述第一凹槽且还位于所述外围区。
另外,所述半导体结构还包括:至少一个隔离结构,所述隔离结构位于所述基底内,且所述隔离结构与所述导电柱的侧面相接触。
另外,所述隔离结构为封闭环状结构,绕设于所述导电柱的侧面。
另外,所述基底包括至少两个所述隔离结构,且至少两个所述隔离结构间隔绕设于所述导电柱的侧面。
另外,所述电连接层还位于所述导电柱的侧面。
另外,所述基底包括:依次堆叠设置的第一介质层、衬底以及第二介质层;所述电连接层位于所述第二介质层中或者位于所述第二介质层远离所述衬底的一侧。
相应地,本发明实施例还提供一种半导体结构的制作方法,包括:提供基底,所述基底包括导电柱区;在所述导电柱区的所述基底内形成第一通孔,且所述第一通孔底部具有至少一个第一凸起结构;填充所述第一通孔,形成所述导电柱,所述导电柱在与所述第一凸起结构相对应的位置具有凹槽,且所述导电柱具有围成所述凹槽的第一凸起部;刻蚀靠近所述第一凸起结构的所述基底,露出所述凹槽的底部;形成填充满所述凹槽的电连接层,且所述电连接层在与所述凹槽相对应的位置具有第二凸起部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011279435.6/2.html,转载请声明来源钻瓜专利网。