[发明专利]存储器件和电子器件

权利要求书

1.一种存储器件，包括：

缓冲器管芯，其被配置为从外部器件接收第一广播命令和第二广播命令；以及

堆叠在所述缓冲器管芯上的多个核心管芯，其中所述多个核心管芯包括：

第一核心管芯，其包括第一处理电路、第一存储单元阵列、配置为解码所述第一广播命令的第一命令解码器以及配置为在所述第一命令解码器的控制下将所述第一存储单元阵列的数据输出到公共数据输入/输出总线的第一数据输入/输出电路；以及

第二核心管芯，其包括第二处理电路、第二存储单元阵列、配置为解码所述第二广播命令的第二命令解码器以及配置为在所述第二命令解码器的控制下通过所述公共数据输入/输出总线接收所述第一存储单元阵列的所述数据的第二数据输入/输出电路。

2.根据权利要求1所述的存储器件，其中所述公共数据输入/输出总线包括贯通硅通路，并且电连接到所述第一数据输入/输出电路、所述第二数据输入/输出电路和所述缓冲器管芯。

3.根据权利要求1所述的存储器件，还包括公共命令和地址总线，所述公共命令和地址总线包括贯通硅通路并且电连接到所述第一命令解码器、所述第二命令解码器和所述缓冲器管芯。

4.根据权利要求3所述的存储器件，其中所述缓冲器管芯包括命令和地址缓冲电路，所述命令和地址缓冲电路被配置为通过第一通道从所述外部器件接收所述第一广播命令、通过第二通道从所述外部器件接收所述第二广播命令、通过所述公共命令和地址总线将所述第一广播命令和第一标识符传输到所述第一命令解码器、以及通过所述公共命令和地址总线将所述第二广播命令和第二标识符传输到所述第二命令解码器。

5.根据权利要求1所述的存储器件，其中所述缓冲器管芯还被配置为从所述外部器件接收处理命令，

其中所述第一处理电路和所述第二处理电路中的一个还被配置为解码所述处理命令并通过对从所述第一数据输入/输出电路输出到所述公共数据输入/输出总线的所述数据执行处理操作来生成所述公共数据输入/输出总线的所述数据，以及

其中所述第二数据输入/输出电路还被配置为将所述公共数据输入/输出总线的所述数据传输到所述第二存储单元阵列。

6.根据权利要求1所述的存储器件，其中所述缓冲器管芯还被配置为从所述外部器件接收处理命令和外部数据，

其中所述第一处理电路和所述第二处理电路中的一个还被配置为解码所述处理命令并通过对所述外部数据和从所述第一数据输入/输出电路输出到所述公共数据输入/输出总线的所述数据执行处理操作来生成所述公共数据输入/输出总线的所述数据，以及

其中所述第二数据输入/输出电路还被配置为将所述公共数据输入/输出总线的所述数据传输到所述第二存储单元阵列。

7.根据权利要求1所述的存储器件，其中所述多个核心管芯还包括第三核心管芯，所述第三核心管芯包括第三处理电路、第三存储单元阵列、配置为解码通过所述缓冲器管芯从所述外部器件传输的第三广播命令的第三命令解码器以及配置为在所述第三命令解码器的控制下接收所述公共数据输入/输出总线的所述数据的第三数据输入/输出电路。

8.根据权利要求1所述的存储器件，其中所述第一核心管芯还包括第三处理电路、第三存储单元阵列、配置为解码通过所述缓冲器管芯从所述外部器件传输的第三广播命令的第三命令解码器以及配置为在所述第三命令解码器的控制下接收从所述第一数据输入/输出电路传输的所述第一存储单元阵列的所述数据的第三数据输入/输出电路。

9.根据权利要求1所述的存储器件，其中所述第一处理电路被配置为执行第一处理操作，所述第二处理电路被配置为执行与所述第一处理操作不同的第二处理操作。