[发明专利]基于开关控制的采样电路

权利要求书

1.一种基于开关控制的采样电路，其特征在于，所述采样电路包括：

运算放大器AMP，包括输入端和输出端；

采样电容，与运算放大器AMP的输入端相连；

反馈电容，电性连接于运算放大器AMP的输入端和输出端之间；

第一开关，电性连接于信号输入端Vin和采样电容之间；

第二开关，电性连接于运算放大器AMP的输入端之间；

第三开关及第四开关，分别电性连接于Vcm驱动电路和第二开关之间；

其中，所述第二开关、第三开关及第四开关为NMOS管，且满足Vth2＞Vth3、Vth2＞Vth4，Vth2、Vth3、Vth4分别为第二开关、第三开关和第四开关的阈值电压。

2.根据权利要求1所述的基于开关控制的采样电路，其特征在于，所述运算放大器包括第一输入端和第二输入端，采样电容包括与第一输入端相连的第一采样电容Cs1和与第二输入端相连的第二采样电容Cs2，反馈电容包括电性连接于第一输入端和输出端之间的第一反馈电容Cf1和电性连接于第二输入端和输出端之间的第二反馈电容Cf2。

3.根据权利要求2所述的基于开关控制的采样电路，其特征在于，所述第一开关包括电性连接于信号输入端Vin和第一采样电容Cs1之间的第一开关S1和电性连接于信号输入端Vin和第二采样电容Cs2之间的第一开关S1'。

4.根据权利要求2所述的基于开关控制的采样电路，其特征在于，所述第一采样电容Cs1和第二采样电容Cs2相同，第一反馈电容Cf1和第二反馈电容Cf2相同。

5.根据权利要求2所述的基于开关控制的采样电路，其特征在于，所述第一采样电容Cs1和第二采样电容Cs2均为底极板采样电容，且第一采样电容Cs1的底极板与运算放大器的第一输入端相连，第二采样电容Cs2的底极板与运算放大器的第二输入端相连。

6.根据权利要求1所述的基于开关控制的采样电路，其特征在于，所述第一开关的控制时钟为CLKS，第二开关、第三开关及第四开关的控制时钟为CLKS1，CLKS1的下降沿提前于CLKS的下降沿。

7.根据权利要求6所述的基于开关控制的采样电路，其特征在于，所述采样电路包括：

第一状态，第一开关、第二开关、第三开关及第四开关均导通，采样电容进行采样；

第二状态，第一开关导通，第二开关关闭，第三开关及第四开关导通，第二开关产生的误差量ΔQ通过第三开关和第四开关提前释放到Vcm驱动电路中；

第三状态，第一开关导通，第二开关关闭，第三开关及第四开关关闭，将输入端Vin的输入信号存储在采样电容中；

第四状态，第一开关、第二开关、第三开关及第四开关均关闭，采样电容进行保持。

8.根据权利要求1所述的基于开关控制的采样电路，其特征在于，所述第三开关和第四开关的阈值电压Vth3、Vth4相等或不等。

9.根据权利要求1所述的基于开关控制的采样电路，其特征在于，所述第二开关为SVTNMOS管，第三开关和第四开关为LVT NMOS管，或，所述第二开关为HVT NMOS管，第三开关和第四开关为SVT NMOS管。