[发明专利]基于开关控制的采样电路

说明书

本发明揭示了一种基于开关控制的采样电路，所述采样电路包括：运算放大器AMP，包括输入端和输出端；采样电容，与运算放大器AMP的输入端相连；反馈电容，电性连接于运算放大器AMP的输入端和输出端之间；第一开关，电性连接于信号输入端Vin和采样电容之间；第二开关，电性连接于运算放大器AMP的输入端之间；第三开关及第四开关，分别电性连接于Vcm驱动电路和第二开关之间；其中，所述第二开关、第三开关及第四开关为NMOS管，且满足Vth2＞Vth3、Vth2＞Vth4，Vth2、Vth3、Vth4分别为第二开关、第三开关和第四开关的阈值电压。本发明通过控制NMOS管开关的阈值，可以将第二开关产生的误差量通过第三开关和第四开关提前释放到Vcm驱动电路中，可有效提高采样电路的采样精度。

技术领域

本发明属于采样电路技术领域，具体涉及一种基于开关控制的采样电路。

背景技术

参图1所示为现有技术中的采样电路，其包括运算放大器AMP、采样电容Cs1/Cs2、反馈电容Cf1/Cf2和多个开关(S1、S1'、S2、S3、S4)，采样电容Cs为底级板采样电容，采样结束时开关S2、S3、S4的时钟先下降，即底级板先断开，而后开关S1、S1'再断开，Vin信号存储在采样电容Cs中。

参图2所示，S1、S1'的控制时钟为CLKS，S2、S3、S4控制时钟为CLKS1，CLKS1的下降沿提前于CLKS的下降沿。但在S2、S3、S4的控制时钟CLKS1下降沿的过程中(Δt)，仍然会有电荷注入(Charge Injection)和时钟馈通(CLK Feedthrough)对高阻节点(AMP输入端)造成影响，并且产生差分量，影响采样精度。

因此，针对上述技术问题，有必要提供一种基于开关控制的采样电路。

发明内容

本发明的目的在于提供一种基于开关控制的采样电路，以提高采样精度。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于开关控制的采样电路，所述采样电路包括：

运算放大器AMP，包括输入端和输出端；

采样电容，与运算放大器AMP的输入端相连；

反馈电容，电性连接于运算放大器AMP的输入端和输出端之间；

第一开关，电性连接于信号输入端Vin和采样电容之间；

第二开关，电性连接于运算放大器AMP的输入端之间；

第三开关及第四开关，分别电性连接于Vcm驱动电路和第二开关之间；

其中，所述第二开关、第三开关及第四开关为NMOS管，且满足Vth2＞Vth3、Vth2＞Vth4，Vth2、Vth3、Vth4分别为第二开关、第三开关和第四开关的阈值电压。

一实施例中，所述运算放大器包括第一输入端和第二输入端，采样电容包括与第一输入端相连的第一采样电容Cs1和与第二输入端相连的第二采样电容Cs2，反馈电容包括电性连接于第一输入端和输出端之间的第一反馈电容Cf1和电性连接于第二输入端和输出端之间的第二反馈电容Cf2。

一实施例中，所述第一开关包括电性连接于信号输入端Vin和第一采样电容Cs1之间的第一开关S1和电性连接于信号输入端Vin和第二采样电容Cs2之间的第一开关S1'。

一实施例中，所述第一采样电容Cs1和第二采样电容Cs2相同，第一反馈电容Cf1和第二反馈电容Cf2相同。

一实施例中，所述第一采样电容Cs1和第二采样电容Cs2均为底极板采样电容，且第一采样电容Cs1的底极板与运算放大器的第一输入端相连，第二采样电容Cs2的底极板与运算放大器的第二输入端相连。