[发明专利]指令执行单元、处理器以及信号处理方法

说明书

本公开提供一种指令执行单元、处理器以及信号处理方法，该方法包括：获取第一指令；根据第一指令，从不同于物理寄存器堆的数据源中读取源操作数，基于源操作数进行处理得到N位的目标数据，并通过第一执行部件的物理寄存器堆写端口将N位的目标数据写入物理寄存器堆的包括N位的区段中。该信号处理方法能够避免较高位宽的物理寄存器堆发生跨物理寄存器的问题，从而能够解决时序紧张的问题。

技术领域

本公开的实施例涉及一种指令执行单元、处理器以及信号处理方法。

背景技术

处理器(例如中央处理器CPU)是电子计算机的主要设备之一，也是电脑中的核心配件，其主要功能是解释计算机指令以及处理计算机软件中的数据。处理器是计算机中负责读取指令，对指令译码并执行指令的核心部件。处理器的功效主要为处理指令、执行操作、控制时间、处理数据。

算术逻辑单元(ALU，Arithmetic Logic Unit)是处理器的一种执行部件，也称运算器，用于执行加、减、乘、除、与、或、非等指令的逻辑部件。ALU是所有中央处理器的核心组成部分。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器或寄存器；处理后的结果数据根据目标操作数的类型，写回存储器，或暂时寄存在寄存器中。运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的所以它是执行部件。在各种微架构中，不同的执行部件(用来进行特定逻辑运算的逻辑部件，例如根据执行目的可分为ALU与AGU等)拾取各自就绪的微指令，以进行处理。如何科学地设计高性能处理器的微架构，是提高处理器性能的重要内容。

发明内容

本公开的实施例提供了一种指令执行单元、处理器以及信号处理方法，通过从不同于物理寄存器堆的数据源中读取源操作数，并将经过指令处理后得到的目标数据写入物理寄存器堆中，可以避免较高位宽的物理寄存器堆发生跨物理寄存器的问题，解决时序紧张的问题。

本公开至少一实施例提供了一种信号处理方法，包括：

获取第一指令；

根据所述第一指令，从不同于物理寄存器堆的数据源中读取源操作数，基于所述源操作数进行处理得到N位的目标数据，并通过第一执行部件的物理寄存器堆写端口将所述N位的目标数据写入所述物理寄存器堆的包括N位的区段。

例如，在本公开至少一实施例提供的一种信号处理方法中，读取的所述源操作数为单个源操作数。

例如，在本公开至少一实施例提供的一种信号处理方法中，所述物理寄存器堆的位宽为256位，N为8的倍数。

例如，在本公开至少一实施例提供的一种信号处理方法中，所述源操作数为N位，基于所述N位的源操作数进行处理得到多个所述N位的目标数据，每个所述N位的目标数据与所述N位的源操作数相同，并通过所述第一执行部件的物理寄存器堆写端口将多个所述N位的目标数据分别写入所述物理寄存器堆不同的多个包括N位的区段中。

例如，在本公开至少一实施例提供的一种信号处理方法中，所述物理寄存器堆不同的多个包括N位的区段分别位于物理寄存器堆前一半中和后一半中。

例如，在本公开至少一实施例提供的一种信号处理方法中，所述第一指令包括广播指令，所述广播指令用于将读取的所述N位的源操作数复制成M份得到M个所述N位的目标数据并进行广播，以将M个所述N位的目标数据写入所述物理寄存器堆不同的M个包括N位的区段中，M乘以N位等于所述物理寄存器堆的位宽。

例如，在本公开至少一实施例提供的一种信号处理方法中，所述M为2或4或8。

例如，在本公开至少一实施例提供的一种信号处理方法中，不同于所述物理寄存器堆的数据源包括：一级数据缓存、二级数据缓存、三级数据缓存、四级数据缓存、内存、定点执行模块中的一种或多种。

例如，在本公开至少一实施例提供的一种信号处理方法中，还包括：