[实用新型]一种精确时间控制的光报文合并分发装置

权利要求书

1.一种精确时间控制的光报文合并分发装置，其特征在于，包括FPGA处理芯片、用于接收时钟源信号的同步信号接口、用于与上位机通信并配置分发参数的RS232接口、多个用于接收外部设备产生的光网报文的自适应光网输入接口、以及多个用于合并或者分发光网络报文的自适应光网输出接口；所述同步信号接口、RS232接口均与FPGA处理芯片连接，所述多个自适应光网输入接口与FPGA处理芯片的输入端连接，所述多个自适应光网输出接口与FPGA处理芯片的输出端连接；

所述的FPGA处理芯片根据接收到所述同步信号接口的同步脉冲信号，调整本地的时钟基准，再通过RS232接口把上位机的参数下发到FPGA处理芯片，让FPGA处理芯片按照设定的方式运行，然后设定一个或多个自适应光网输入接口做为输入，接收外部光报文以后，按照设定的时间间隔及合并分发方式输出到一个或多个自适应光网输出接口。

2.根据权利要求1所述精确时间控制的光报文合并分发装置，其特征在于，所述FPGA处理芯片包括数据处理转换模块、时钟同步模块、参数配置模块、数据缓存模块、光网口速率自适用模块，所述时钟同步模块、参数配置模块、数据缓存模块、光网口速率自适用模块均与数据处理转换模块连接。

3.根据权利要求2所述精确时间控制的光报文合并分发装置，其特征在于，所述数据缓存模块包括第一级FIFO和第二级FIFO，所述第一级FIFO用于保存原始数据，所述第二级FIFO在原始数据的基础上添加接收时间戳、通道标识和长度信息。

4.根据权利要求2所述精确时间控制的光报文合并分发装置，其特征在于，所述光网口速率自适用模块用于接入的网口是百兆SFP模块还是千兆SFP模块，然后根据当前的模块重新配置参数，把FPGA和PHY相连的接口自动切换成MII模式或者是RGMII模式。

5.根据权利要求1所述精确时间控制的光报文合并分发装置，其特征在于，所述自适应光网接口采用千兆以太网收发器88E1512。

6.根据权利要求1所述精确时间控制的光报文合并分发装置，其特征在于，所述同步信号接口采用HFBR2416。

7.根据权利要求1所述精确时间控制的光报文合并分发装置，其特征在于，所述RS232接口采用USB转RS232芯片接到FPGA处理芯片。