[实用新型]混合驱动器

权利要求书

1.一种混合驱动器，其特征在于，包括：

高速差分驱动器电路，包括耦合在第一供电电压节点和第一输出节点之间的第一晶体管、以及耦合在所述第一输出节点和参考电压节点之间的第二晶体管；

低速驱动器电路，包括与所述第一晶体管并联耦合的第三晶体管；以及

逻辑电路，耦合到所述高速差分驱动器电路和所述低速驱动器电路，所述逻辑电路被配置为接收第一高速差分输入信号和第二高速差分输入信号、第一低速输入信号、以及具有指示高速操作模式或低速操作模式的值的模式选择信号；并且所述逻辑电路被配置为响应于指示所述高速操作模式的所述模式选择信号而生成控制信号，所述控制信号响应于所述第一高速差分输入信号和所述第二高速差分输入信号而激活和停用所述第一晶体管和所述第二晶体管、并且停用所述第三晶体管；并且所述逻辑电路被配置为响应于指示所述低速操作模式的所述模式选择信号而生成控制信号，以响应于具有第一值的所述低速输入信号来激活所述第二晶体管、并且以响应于具有第二值的所述低速输入信号来激活所述第一晶体管和所述第三晶体管。

2.根据权利要求1所述的混合驱动器，其中所述第一晶体管和所述第二晶体管包括NMOS晶体管，并且所述第三晶体管是单个PMOS晶体管。

3.根据权利要求2所述的混合驱动器，其中所述第一供电电压节点被配置为接收第一供电电压，并且其中所述逻辑电路包括被配置为接收第二供电电压的第二供电电压节点，所述第二供电电压大于所述第一供电电压。

4.根据权利要求3所述的混合驱动器，其中所述逻辑电路进一步包括：

第一反相复用器，具有被配置为接收所述第一高速差分输入信号的第一输入、被配置为接收所述第一低速输入信号的第二输入、被配置为接收所述模式选择信号的控制输入、以及输出；

反相器，被配置为接收所述第一低速输入信号，并且具有输出；

第二反相复用器，具有被配置为接收所述第二高速差分输入信号的第一输入、被配置为接收所述反相器的所述输出的第二输入、被配置为接收所述模式选择信号的控制输入、以及输出；

第一AND门，具有耦合至所述第一反相复用器的所述输出的第一输入、被配置为接收片层选择信号的第二输入、以及耦合至所述第二晶体管的控制节点的输出；以及

第二AND门，具有耦合到所述第二反相复用器的所述输出的第一输入、被配置为接收所述片层选择信号的第二输入、以及耦合到所述第一晶体管的控制节点的输出。

5.根据权利要求4所述的混合驱动器，其中所述低速驱动器电路进一步包括：

通过门，具有耦合到所述第一AND门的所述输出的第一信号节点、耦合到所述第三晶体管的控制节点的第二信号节点、以及被配置为接收第二选择信号的控制节点；以及

第四晶体管，耦合在所述第三晶体管的控制节点和所述第二供电电压节点之间，并且具有被配置为接收所述第二选择信号的控制节点。

6.根据权利要求5所述的混合驱动器，其中所述第四晶体管包括PMOS晶体管。

7.根据权利要求1所述的混合驱动器，其中所述高速差分驱动器电路进一步包括耦合在所述第一晶体管和所述第一供电电压节点之间的第一电阻器、以及耦合在所述第二晶体管和所述参考电压节点之间的第二电阻器。

8.根据权利要求1所述的混合驱动器，其中所述高速差分驱动器电路包括低压差分信号驱动器电路，并且所述第一高速差分输入信号和所述第二高速差分输入信号包括低压差分信号。

9.根据权利要求8所述的混合驱动器，其中所述低压差分信号包括可缩放低压信号。

10.根据权利要求9所述的混合驱动器，其中所述第一低速输入信号包括低压CMOS信号。

11.根据权利要求10所述的混合驱动器，其中所述可缩放低压信号为6Gbps数据信号，并且所述低压CMOS信号为12Mbps数据信号。