[实用新型]一种计算机模块及计算机设备

说明书

本实用新型实施例提供了一种计算机模块及计算机设备，属于计算机领域，计算机模块包括主控板和至少一个通信板，主控板与通信板连接在公共链路上；主控板包括第一处理器和第一PCIE交换机，第一处理器与第一PCIE交换机之间通过PCIE总线连接，其中，第一PCIE交换机中的特殊寄存器禁止访问；通信板包括第二处理器和第二PCIE交换机，第二处理器与第二PCIE交换机之间通过PCIE总线连接，其中，第二PCIE交换机中的特殊寄存器允许访问。本实用新型实施例中不同的处理器对同一地址单元访问的竞争更小、访问权限更为明确、PCIE总线的数据的传输速率较高且带宽限制较小，使得不同处理器之间的通信效率得以提升。

技术领域

本实用新型涉及计算机技术领域，特别是涉及一种计算机模块及计算机设备。

背景技术

目前随着科技的发展进步，在国内的工业控制领域中，多CPU(CentralProcessing Unit，中央处理器)架构的应用逐渐趋于普遍。

如图1示出了一种常见的多CPU架构的示意，在这种架构中，使用双口RAM(RandomAccess Memory，随机存取存储器)进行通信。CPU使用PCIE(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线)接口转接出ISA(Industry StandardArchitecture，工业标准体系结构)接口，右侧CPU0为主控板，左侧CPU1-10为通信板，每个通信板上设置有双口RAM。CPU0通过ISA接口将数据写入通信板上的双口RAM中，之后通信板上的CPU再进行读取，以此完成主控板CPU0和通信板CPU之间的信息交互，反之亦然。

然而，由于双口RAM拥有很多缺点，比如不同的CPU对同一地址单元访问存在相互竞争、不同CPU对存储单元数据块的访问权限不规律、数据的传输速率和带宽限制等，因此，严重影响了CPU间的通信效率。

实用新型内容

鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种计算机模块及计算机设备，以解决现有多CPU架构中CPU间的通信效率低的问题。

为了解决上述问题，一方面，本实用新型公开了一种计算机模块，包括：主控板和至少一个通信板，所述主控板与所述通信板连接在公共链路上；

所述主控板包括第一处理器和第一PCIE交换机，所述第一处理器与所述第一PCIE交换机之间通过PCIE总线连接，其中，所述第一PCIE交换机中的特殊寄存器禁止访问；

所述通信板包括第二处理器和第二PCIE交换机，所述第二处理器与所述第二PCIE交换机之间通过PCIE总线连接，其中，所述第二PCIE交换机中的特殊寄存器允许访问。

可选地，所述第一处理器的任意一路PCIE总线连接在所述第一PCIE交换机的上游端口上，所述第一PCIE交换机的下游端口连接在所述公共链路上。

可选地，所述第二处理器的任意一路PCIE总线连接在所述第二PCIE交换机的上游端口上，所述第二PCIE交换机的下游端口连接在所述公共链路上。

可选地，所述第一处理器和/或所述第二处理器为龙芯处理器。

可选地，当所述第一处理器不具备PCIE接口时，所述计算机模块还包括连接在所述第一处理器和第一PCIE交换机之间的第一桥片；和/或，当所述第二处理器不具备PCIE接口时，所述计算机模块还包括连接在所述第二处理器和第二PCIE交换机之间的第二桥片。

其中，所述第一桥片和所述第二桥片具备所述PCIE接口。

可选地，所述第一桥片和所述第二桥片均为龙芯桥片。

可选地，所述第一处理器和所述第一桥片通过HT总线连接，所述第一桥片和所述第一PCIE交换机通过PCIE总线连接；