[发明专利]用于执行加解密处理的装置及方法

权利要求书

1.一种用于执行加解密处理的装置，其特征在于，包括：处理器、指令分析器和算子电路，所述处理器与所述指令分析器连接，所述算子电路与所述指令分析器连接；

所述处理器，用于通过运行加解密软件执行加解密处理的第一部分以及用于生成加解密指令；

所述指令分析器，用于解析所述加解密指令以得到解析的指令，并基于所述解析的指令调用所述算子电路；

所述算子电路，用于根据所述调用对数据执行所述加解密处理的第二部分，所述第二部分包括素域算子处理。

2.根据权利要求1所述的装置，其特征在于，所述第一部分包括第一加解密处理和第二加解密处理；

所述处理器具体用于执行所述第一加解密处理以得到所述数据；

所述算子电路用于根据所述调用对所述数据执行所述加解密处理的第二部分以生成中间结果，所述中间结果包括所述素域算子处理的结果；

所述处理器具体用于对所述中间结果执行所述第二加解密处理以得到处理结果。

3.根据权利要求1或2所述的装置，其特征在于，还包括：存储器，用于存储所述加解密指令、所述数据和所述素域算子处理的结果。

4.根据权利要求3所述的装置，其特征在于，

所述存储器包括指令随机访问存储器IRAM和数据随机访问存储器DRAM，其中，IRAM用于存储所述加解密指令，所述DRAM用于存储所述数据和所述素域算子处理的结果。

5.根据权利要求3或4所述的装置，其特征在于，

所述装置是系统级芯片，所述存储器、所述指令分析器和所述算子电路位于所述系统级芯片中的IP核引擎中。

6.根据权利要求3至5中任一项所述的装置，其特征在于，所述处理器，还用于：

向所述指令分析器发送开始执行指令，所述开始执行指令用于指示所述指令分析器获取所述加解密指令；

所述指令分析器，还用于：接收所述开始执行指令，并根据所述开始执行指令从所述存储器中获取所述加解密指令。

7.根据权利要求3至6任一项所述的装置，其特征在于，所述处理器还用于：生成密钥参数；

所述存储器还用于存储所述密钥参数；

所述算子电路具体用于根据所述调用，利用所述密钥参数对所述数据执行所述加解密处理的第二部分。

8.根据权利要求6所述的装置，其特征在于，所述指令分析器还用于：

向所述处理器发送中断消息，所述中断消息用于指示所述处理器获取所述素域算子处理的结果；

所述处理器还用于：接收所述中断消息，并根据所述中断消息从所述存储器中获取所述素域算子处理的结果。

9.根据权利要求1至8中任一项所述的装置，其特征在于，

所述素域算子处理包括：1次域模乘、2次域模乘、4次域模乘、12次域模乘、或模逆算子处理中的至少一项运算。

10.根据权利要求1至8中任一项所述的装置，其特征在于，

所述素域算子处理的结果为对所述数据的双线性对的计算结果，或，对所述数据的数字签名算法的计算结果。

11.根据权利要求1至10中任一项所述的装置，其特征在于，所述加解密处理包括以下任意一种：

基于标识的加密IBC算法、公钥可搜索加密PEKS算法、同态加密HE算法、函数加密FE算法、安全多方计算MCP算法或椭圆曲线加密ECC算法。

12.一种用于执行加解密处理的方法，其特征在于，包括：

通过处理器运行加解密软件执行加解密处理的第一部分以及用于生成加解密指令；

通过指令分析器解析所述加解密指令以得到解析的指令，并基于所述解析的指令调用算子电路；

通过所述算子电路根据所述调用对数据执行所述加解密处理的第二部分，所述第二部分包括素域算子处理。