[发明专利]封装用基板及其制造方法

说明书

提供一种能抑制产生芯基板的破裂而可靠性较高的封装用基板。封装用基板(100)具有：由脆性材料形成的芯基板(11)；在芯基板(11)的单面上或两面上形成的1个或多个绝缘层(21)；以及在绝缘层(21)上和/或绝缘层(21)内形成的1个或多个配线层(31)，芯基板(11)在比绝缘层(21)的外周部分更靠外侧的位置露出，绝缘层(21)被进行了倒角。

技术领域

本发明涉及封装用基板及其制造方法。

背景技术

为了半导体芯片与母板之间的电连接而使用半导体封装用基板。另外，对于半导体封装用基板，还具有进行半导体芯片和供半导体封装安装的印刷配线板的热膨胀系数不同的桥接，提高系统的安装的接合可靠性的作用。根据这种作用，还将半导体封装用基板称为转接(interposer)基板等。另外，对于半导体封装用基板，使基板内的配线宽度、间距在各层发生变化，由此变换为半导体芯片、母板彼此间的配线宽度、配线间距而实现电连接。

近年来，为了在短期内开发高性能的系统，不仅使用当前的SoC(System on aChip)，还使用在1个封装上构建大规模的系统的SiP(System in Package)。例如，还存在将CPU·GPU和大容量存储器等多个半导体芯片在1个封装用基板上彼此相邻地配置的情况、对芯片彼此堆叠而进行3维配置的方式。

然而，近年来的封装用基板的芯基板中，存在由虽然电特性优异但脆弱的材料(脆性材料)形成的基板。另外，已知在制作配线基板时，在芯基板上对多个与芯基板线膨胀系数不同的树脂层及配线层进行层叠，因此如果发生温度变化，则树脂层、配线层以及芯基板各自的膨胀量因线膨胀系数之差而变化，产生应力。在由容易引起破裂的脆性材料形成芯基板的情况下，有时由于该应力而产生芯基板的破裂(例如非专利文献1)。

作为不产生这种芯基板的破裂的方法，提出了如下构造，即，在包含芯基板、在该芯基板的单面或两面上形成的绝缘层、以及在该绝缘层上和/或以埋设于该绝缘层的方式形成的1个或多个配线层的封装用基板的形成有所述绝缘层的面的外周部分，设置有所述芯基板露出的露出部分(例如专利文献1)。能够通过设置有这种露出部分的构造而抑制应力施加于芯基板的剖切面，因此能够抑制产生以芯基板的剖切面为起点的损坏。

然而，根据这种方法，无法避免应力施加于芯基板表面，有可能以芯基板表面为起点而产生破裂。

非专利文献1：“Empirical investigations on Die Edge Defects Glass-PanelBased Interposer for Advanced Packaging”Frank Wei，et，al，2015 ElectronicComponentsTechnology Conference(2015)

专利文献1：日本特开2018-116963公报

发明内容

因此，本发明的目的在于，提供一种能够抑制因温度变化等而产生以由脆性材料构成的芯基板的表面为起点并对可靠性造成影响的损坏(例如破裂)的情况的封装用基板及其制造方法。

为了解决上述问题，对抑制芯基板的破裂、尤其是以芯基板的表面为起点的破裂的产生进行潜心研究的结果，显然下面的方法较为有效。

本发明的一个方式是一种封装用基板，其特征在于，具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述绝缘层进行了倒角。

另外，本发明的其他方式是一种封装用基板的制造方法，其特征在于，所述封装用基板具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述封装用基板的制造方法包含针对所述封装用基板而对所述绝缘层进行倒角的工序。