[发明专利]具有劣化补偿的高电压移位器

说明书

本文中论述用于补偿高电压(HV)移位器中的晶体管的劣化的系统及方法，所述高电压(HV)移位器经配置以将输入电压传送到存取线，例如全局字线。存储器装置的实施例包括存储器单元群组，及包含信号传送电路及补偿器电路的HV移位器电路。所述信号传送电路包含用于将高电压输入传送到存取线的P沟道晶体管。所述补偿器电路可通过在指定时间段内将高于电源电压(Vcc)的支持电压耦合到所述信号传送电路来将控制信号提供到所述信号传送电路来补偿所述P沟道晶体管的劣化。使用所述经传送高电压以对所述存取线进行充电以选择性地读取、编程或擦除存储器单元。

优先申请案

本申请案主张2019年1月28日申请的第16/259,610号美国申请案的优先权，所述申请案的全文以引用的方式并入本文中。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器在不被供电时可保留经存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM))或3D XPoint^TM存储器等等。

快闪存储器用作各种各样的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功率消耗的单晶体管、浮动栅极或电荷陷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND及NOR架构，其以布置每一者的基本存储器单元配置的逻辑形式命名。存储器阵列的存储器单元通常经布置成矩阵。

传统存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为了增加给定区域的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元的大小减小及因此2D存储器阵列的存储器密度存在技术限制。作为响应，正在开发例如3DNAND架构半导体存储器装置的三维(3D)存储器结构以进一步增加存储器密度并降低存储器成本。

附图说明

在不一定按比例绘制的附图中，类似数字可在不同视图中描述类似组件。具有不同字母后缀的类似数字可表示类似组件的不同例子。附图以实例的方式而非限制的方式大体上说明本文献中所论述的各种实施例。

图1说明包含存储器装置的环境的实例。

图2到3是说明NAND架构半导体存储器阵列的实例的示意图。

图4是说明存储器模块的实例的框图。

图5是说明行解码器中的现有技术字线(WL)驱动器的框图。

图6是说明现有技术高电压(HV)移位器600的示意图。

图7是说明HV移位器600的操作的时序图，其包含电压电平移位及晶体管劣化补偿。

图8是说明根据本文中所论述的一个实施例的具有晶体管劣化补偿的HV移位器800的实例的示意图。

图9A说明经配置以生成控制信号以补偿晶体管劣化的高电压控制(HVC)信号生成器910的实例。

图9B是说明包含HVC信号生成器910的HV移位器800的操作的时序图。

图10A说明经配置以生成控制信号以补偿晶体管劣化的HVC信号生成器1010的另一实例。

图10B是说明包含HVC信号生成器1010的HV移位器800的操作的时序图。

图11是说明在高电压移位器中补偿组件劣化的方法的流程图。