[发明专利]用于促进多种测试模式的测试访问端口架构

说明书

一种系统包括测试模式寄存器、一组引脚和测试访问端口控制器。所述测试访问端口控制器通过根据第一引脚协议配置所述一组引脚来启动第一测试模式。所述测试访问端口控制器将第一引脚配置成接收基于第一协定的第一测试模式数据，并且将第二引脚配置成输出基于所述第一测试模式数据的第一测试结果数据。基于检测到存储在所述测试模式寄存器中的寄存器命令，所述测试访问端口控制器通过根据第二引脚协议配置所述一组引脚来启动第二测试模式。所述测试访问端口控制器将所述第一引脚配置成接收基于第二协定生成的第二测试模式数据，并且将所述第二引脚配置成输出基于所述第二测试模式数据的第二测试结果数据。

优先权申请

本申请要求于2019年2月12日提交的美国申请序列号16/274,102的优先权权益，所述美国申请通过引用整体并入本文。

技术领域

本公开的实施例总体上涉及存储器子系统，并且更具体地涉及用自动测试向量对存储器子系统控制器进行的结构测试。

背景技术

存储器子系统可以是如固态驱动器(SSD)等存储系统，并且可以包含一或多个存储数据的存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。通常，主机系统可以利用存储器子系统来将数据存储在存储器组件处并从存储器组件中检索数据。

附图说明

根据下文给出的详细描述和本公开的各个实施例的附图，将更充分地理解本公开。

图1展示了根据本公开的一些实施例的包含存储器子系统的示例计算环境。

图2是展示根据本公开的一些实施例的被提供为存储器子系统的一部分的多模式测试子系统的组件的框图。

图3是展示根据本公开的一些实施例的可以包含作为多模式测试子系统的测试访问端口(TAP)控制器的一部分的状态机的状态图。

图4是展示了根据本公开的一些实施例的在线测试装置(ICT)的组件的框图。

图5是根据本公开的一些实施例的展示多模式测试子系统在执行用于根据多种测试模式之一对存储器子系统控制器进行测试的方法时的操作的数据流程图。

图6和7是根据本公开的一些实施例的促进根据多种测试模式对存储器子系统控制器进行测试的示例方法的流程图。

图8是本公开的实施例可以在其中操作的示例计算机系统的框图。

具体实施方式

本公开的各方面涉及用于促进存储器子系统控制器的多模式测试的测试访问端口(TAP)架构。存储器子系统在下文中也被称为“存储器装置”。存储器子系统的实例是存储系统，如SSD。在一些实施例中，存储器子系统是混合存储器/存储子系统。通常，主机系统可以利用包含一或多个存储器组件的存储器子系统。主机系统可以提供要存储在存储器子系统处的数据，并且可以请求要从存储器子系统中检索的数据。存储器子系统控制器(以下简称为“控制器”)可以从主机系统接收命令或操作，并且可以将命令或操作转换为指令或适当命令，以实现对存储器组件的期望访问。

对存储器子系统执行制造测试，以确保所有组件正确组装并按预期运行。控制器的制造测试利用依赖于自动测试模式生成(ATPG)的方法(也被称为“基于扫描的测试”)。ATPG涉及开发被称为“测试向量”的独特的输入组，以测试控制器的结构。

在印刷电路板(PCB)上的控制器制造之后，对控制器结构和功能进行测试和验证。联合测试行动组(JTAG)是在制造之后验证设计和测试PCB的行业标准。JTAG指定使用专用调试端口来实施提供对控制器的访问的串行通信接口，而无需直接从外部访问系统地址和数据总线。接口连接到实施有状态协议的片上测试访问端口(TAP)以访问一组测试寄存器。JTAG还包含一种用于测试印刷电路板上的互连的方法规范，被称为边界扫描测试。