[发明专利]操作模式寄存器

说明书

本公开包含与修改存储器中的操作模式相关的设备及方法。实例设备可包含存储器阵列及耦合到所述存储器阵列的控制器，其中所述控制器包含寄存器，所述寄存器经配置以接收模式寄存器写入命令且写入指示其中所述设备相对于正常操作模式具有减少功耗的操作模式的值。

技术领域

本公开大体上涉及存储器装置，且更特定来说，涉及用于修改存储器中的操作模式的设备及方法。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在未供电时保存所存储数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)等。

存储器还用作各种电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、手机、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。存储器单元可布置成阵列，其中阵列用于存储器装置中。

附图说明

图1A是根据本公开的数个实施例的呈包含具有人工智能(AI)加速器的存储器装置的计算系统的形式的设备的框图。

图1B是根据本公开的数个实施例的呈包含具有存储器装置(其具有人工智能(AI)加速器)的存储器系统的计算系统的形式的设备的框图。

图2是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器的框图。

图3A及3B是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器中的数个位的框图。

图4是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置的数个块的框图。

图5是说明根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置中的实例人工智能过程的流程图。

图6是说明根据本公开的数个实施例的用于修改存储器中的操作模式的实例方法的流程图。

具体实施方式

本公开包含与修改存储器中的操作模式相关的设备及方法。存储器装置的操作模式可包含减少功耗模式，其中存储器装置不执行刷新操作且存储器装置的命令接口仅接受将存储器装置置于增加功耗模式(例如正常操作模式)中的命令。实例设备可包含存储器阵列及耦合到存储器阵列的控制器，其中控制器包含寄存器，寄存器经配置以接收模式寄存器写入命令且写入指示其中设备相对于正常操作模式具有减少功耗的操作模式的值。

人工智能(AI)系统通常同时存取若干存储器组件，其会增加功耗。将存储器装置的操作模式修改为减少功耗模式可减少存储器装置的功耗且可减少系统(包含人工智能系统)的总功耗。

修改操作模式可包含通过响应于接收模式寄存器写入命令而将指示操作模式的值写入到控制器上的寄存器来减少存储器装置的功耗及/或增加功耗。控制器可进一步包含可被写入指示执行人工智能操作的值的不同寄存器。人工智能(AI)加速器可使用存储于存储器阵列中的数据来执行人工智能操作。

在本公开的以下详细描述中，参考构成本公开的一部分的附图，且附图中通过说明来展示可如何实践本公开的数个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下进行过程、电及/或结构改变。如本文中使用，标示符“N”指示所标示的数个特定特征可包含于本公开的数个实施例中。