[发明专利]用于串行有线接收器的无源线性均衡器

权利要求书

1.一种均衡器电路，包括：

无源均衡器区段，所述无源均衡器区段耦接到至少一个输入节点，所述无源均衡器区段被配置来对输入信号进行滤波并包括：

第一无源电路，所述第一无源电路包括由第一电阻表征的第一电阻器以及由第一电抗表征的第一电抗部件，并且耦接到所述至少一个输入节点，其中所述第一电抗部件在第一连接节点处耦接到所述第一电阻器，并且其中所述第一无源电路设置在所述至少一个输入节点和第一公共节点之间；以及

第二无源电路，所述第二无源电路包括由第二电阻表征的第二电阻器以及由第二电抗表征的第二电抗部件，并且耦接到所述至少一个输入节点，其中所述第二电抗部件在第二连接节点处耦接到所述第二电阻器，并且其中所述第二无源电路设置在所述至少一个输入节点和第二公共节点之间；

信号混合区段，所述信号混合区段耦接到所述无源均衡器区段并包括：

第一晶体管，所述第一晶体管在所述第一连接节点处耦接到所述第一无源电路，并且被配置来从所述第一无源电路接收第一信号；以及

第二晶体管，所述第二晶体管在所述第二连接节点处耦接到所述第二无源电路，并且被配置来从所述第二无源电路接收第二信号，

其中所述信号混合区段被配置来：

混合具有相应频率响应特性的所述第一信号和所述第二信号；并且

生成输出信号。

2.如权利要求1所述的均衡器电路，其中所述无源均衡器区段耦接到两个输入节点，

其中所述第一无源电路包括：

第一臂，所述第一臂将所述输入节点的第一输入节点连接到第一公共节点，所述第一臂包括由第一电抗表征的第一电抗部件以及由第一电阻表征的第一电阻器，其中所述第一电抗部件和所述第一电阻器在第一连接节点处串联连接；以及

第二臂，所述第二臂将所述两个输入节点的第二输入节点连接到所述第一公共节点，所述第二臂包括由所述第一电抗表征的第二电抗部件以及由所述第一电阻表征的第二电阻器，其中所述第二电抗部件和所述第二电阻器在第二连接节点处串联连接；并且

其中所述第二无源电路包括：

第三臂，所述第三臂将所述接收器的所述两个输入节点的所述第一输入节点连接到第三公共节点，所述第三臂包括由第二电抗表征的第三电抗部件以及由第二电阻表征的第三电阻器，所述第三电抗部件和所述第三电阻器在第三连接节点处串联连接；以及

第四臂，所述第四臂将所述接收器的所述两个输入节点的所述第二输入节点连接到第四公共节点，所述第四臂包括由所述第二电抗表征的第四电抗部件以及由所述第二电阻表征的第四电阻器，所述第四电抗部件和所述第四电阻器在第四连接节点处串联连接；以及

其中所述信号混合区段包括两对差分输入端，其中第一对差分输入端在所述第一连接节点和所述第二连接节点处耦接到所述第一无源电路，并且其中第二对差分输入端在所述第三连接节点和所述第四连接节点处耦接到所述第二无源电路。

3.如权利要求2所述的均衡器电路，其中所述信号混合区段包括差分放大器，其包括：

第一对差分晶体管，所述第一对差分晶体管包括：

第一晶体管，所述第一晶体管包括在所述第一连接节点处连接到所述第一无源电路的所述第一臂的第一栅极；以及

第二晶体管，所述第二晶体管包括在所述第二连接节点处连接到所述第一无源电路的所述第二臂的第二栅极；

第二对差分晶体管，所述第二对差分晶体管包括：

第三晶体管，所述第三晶体管包括在所述第三连接节点处连接到所述第二无源电路的所述第一臂的第三栅极；以及

第四晶体管，所述第四晶体管包括在所述第四连接节点处连接到所述第二无源电路的所述第二臂的第四栅极，

其中所述第一晶体管和所述第三晶体管的漏极端子短接在一起，并且其中所述第二晶体管和所述第四晶体管的漏极端子短接在一起。

4.如权利要求1所述的均衡器电路，其中所述第一公共节点和所述第二公共节点连接。

5.如权利要求1所述的均衡器电路，其中所述第一无源电路是具有由所述第一电抗或/和所述第一电阻中的至少一个确定的截止频率的高通滤波器。