[发明专利]半导体结构的制备方法及半导体结构

说明书

本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：提供衬底，于所述衬底内形成沟槽结构；于所述沟槽结构内形成第一介质层，所述第一介质层的顶面低于所述沟槽结构的顶面；于所述沟槽结构内形成保护层，所述保护层至少覆盖所述第一介质层的表面及所述沟槽结构的部分侧壁，避免了在STI结构的制备过程中或使用STI结构制备其他半导体结构的过程中，采用的湿法刻蚀工艺或者其他腐蚀工艺对STI结构中的氧化物层过度刻蚀，从而有效地提高了制成半导体器件的性能及良品率。

技术领域

本发明涉及半导体制造技术领域，特别是涉及半导体结构的制备方法及半导体结构。

背景技术

随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。而随着半导体产品的集成化，半导体器件的尺寸及半导体器件的隔离结构的尺寸也随之减小，导致在半导体制程中，半导体器件隔离结构的工艺复杂度不断增加。

浅沟槽隔离(Shallow Trench Isolation，STI)结构具备隔离效果好、制程简单等诸多优点，特别适用于次微米以下的集成电路制程，被广泛应用于制作主动区域之间的绝缘结构。

然而，传统的STI结构中一般包括氧化物层以起到绝缘保护的作用，导致在STI结构的制备过程中或使用STI结构制备其他半导体结构的过程中，采用的湿法刻蚀工艺或者其他腐蚀工艺容对STI结构中的氧化物层过度刻蚀，造成缺陷，影响制成半导体器件的性能及良品率。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种半导体结构的制备方法及半导体结构，避免产生因STI结构中的氧化物层被过度刻蚀造成缺陷的情况，有效地提高了制成半导体器件的性能及良品率。

为实现上述目的及其他相关目的，本申请的一方面提供一种半导体结构制备方法，包括如下步骤：

提供衬底，于所述衬底内形成沟槽结构；

于所述沟槽结构内形成第一介质层，所述第一介质层的顶面低于所述沟槽结构的顶面；

于所述沟槽结构内形成保护层，所述保护层至少覆盖所述第一介质层的表面及所述沟槽结构的部分侧壁。

于上述实施例中的半导体结构制备方法中，首先于衬底内形成沟槽结构，然后于所述沟槽结构内形成第一介质层，并设置所述第一介质层的顶面低于所述沟槽结构的顶面，以在所述沟槽结构内形成至少覆盖所述第一介质层的表面及所述沟槽结构的部分侧壁的保护层，使得所述保护层覆盖并保护所述沟槽结构的顶部侧壁，避免在STI结构的制备过程中或使用STI结构制备其他半导体结构的过程中，采用的湿法刻蚀工艺或者其他腐蚀工艺对STI结构中的氧化物层过度刻蚀，从而有效地提高了制成半导体器件的性能及良品率。

在其中一个实施例中，所述衬底包括阵列区及位于所述阵列区外围的外围区；所述沟槽结构包括第一沟槽结构、第二沟槽结构、第三沟槽结构及第四沟槽结构；所述第一沟槽结构及所述第二沟槽结构均位于所述阵列区内；所述第三沟槽结构及所述第四沟槽结构均位于所述外围区内。

在其中一个实施例中，所述第一沟槽结构的宽度小于所述第二沟槽结构的宽度，且所述第一沟槽结构的深度小于所述第二沟槽结构的深度；所述第三沟槽结构的宽度小于所述第四沟槽结构的宽度，所述第三沟槽结构的深度及所述第四沟槽结构的深度与所述第二沟槽结构的深度均相同。

在其中一个实施例中，所述于所述沟槽结构内形成第一介质层的步骤包括：

于所述第一沟槽结构内、所述第二沟槽结构内、所述第三沟槽结构内、所述第四沟槽结构内及所述衬底的表面形成第一介质材料层，所述第一介质材料层填满所述第一沟槽结构，并覆盖所述第二沟槽结构、所述第三沟槽结构及所述第四沟槽结构的侧壁及底部；

去除位于所述衬底的表面的所述第一介质材料层，并去除位于所述沟槽结构内的部分所述第一介质材料层，以形成所述第一介质层。