[发明专利]存储器装置、存储器模块和存储器装置的操作方法

说明书

一种存储器装置包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，行解码器块接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由第一存储体地址选择的存储体的所述多条字线中的由第一行地址选择的字线。在第二操作模式下，行解码器块接收第二行地址和第二存储体地址连同激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由第二行地址选择的字线。

相关申请的交叉引用

本申请要求于2020年1月13日在韩国知识产权局提交的韩国专利申请No.10-2020-0004421的优先权，该申请的公开内容以引用方式全文并入本文中。

技术领域

本发明构思的实施例涉及半导体装置，更具体地说，涉及具有提高的速度的存储器装置、存储器模块和存储器装置的操作方法。

背景技术

存储器装置用于存储数据。允许对任何存储器空间进行随机访问的存储器装置可以被称作“随机存取”存储器装置，或者仅称作随机存取存储器。随机存取存储器的操作速度可以比其它存储器更高。因此，在计算装置中，随机存取存储器可以用作由中央处理单元(CPU)直接访问的主要存储器。

在计算装置中，中央处理单元与随机存取存储器之间的通信速度可能成为瓶颈。中央处理单元与随机存取存储器之间的通信速度可能低于中央处理单元的计算速度和随机存取存储器的操作速度。为了解决这个问题，已经尝试将原本将由中央处理单元执行的计算的一部分委托给随机存取存储器。

为CPU执行一些计算的随机存取存储器可被称作“存储器中的处理器(PIM)”或者“存储器中的功能(FIM)”。因为随机存取存储器为CPU执行一些计算，中央处理单元与随机存取存储器之间的通信可以减少，并且因此，可以改进和/或减少瓶颈。

发明内容

本发明构思的实施例提供了包括支持嵌入式计算功能的操作模式的存储器装置、存储器模块以及存储器装置的操作方法。

根据示例实施例，一种存储器装置包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，所述行解码器块接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由所述第一存储体地址选择的存储体的所述多条字线中的由所述第一行地址选择的第一字线。在第二操作模式下，所述行解码器块接收第二行地址和第二存储体地址连同所述激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由所述第二行地址选择的第二字线。

根据示例实施例，一种存储器装置的操作方法，所述存储器装置包括存储器单元阵列，所述存储器单元阵列包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元，所述方法包括：在第一操作模式下，激活所述多个存储体中的一个存储体，并且访问被激活的所述存储体；以及在第二操作模式下，激活所述多个存储体中的至少两个存储体作为一个虚拟存储体，并且访问被激活的所述虚拟存储体。

根据示例实施例，一种存储器模块包括：多个存储器装置；以及驱动器，其从外部主机装置接收命令和地址，并且将所述命令和所述地址传送至所述多个存储器装置。所述多个存储器装置中的每一个包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，所述行解码器块接收作为地址的第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由第一存储体地址选择的存储体的所述多条字线中的由所述第一行地址选择的第一字线。在第二操作模式中，所述行解码器块接收作为地址的第二行地址和第二存储体地址连同所述激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由所述第二行地址选择的第二字线。

附图说明