[发明专利]半导体测试图案及其测试方法

说明书

本发明公开一种半导体测试图案及其测试方法，其中该半导体测试图案包含一高密度元件区，以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。

技术领域

本发明涉及半导体制作工艺领域，尤其是涉及一种包含有多个电阻对(pairresistor)的半导体测试图案。

背景技术

半导体制作工艺领域中，电阻(resistor)是常见的电子元件。在一些实际应用中，电阻以成对方式被制作，以使用于同样是成对的电子产品，例如耳机等。

然而，即使成对的电阻具有相同或对称的图案，在半导体制作工艺中的众多步骤中，可能有些步骤会影响电阻的阻值，造成成对的电阻中两边的阻值不相等，并且影响后续所形成的电子产品的品质(例如造成耳机的左右两边声音大小不一致)。

发明内容

因此，需要提出一些改进的方法，以解决上述问题。

本发明提供一种半导体测试图案，包含一高密度元件区，以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。

本发明另提供一种半导体测试图案的测试方法，包含提供一半导体测试图案，该半导体测试图案包含一高密度元件区，多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案，以及对该半导体测试图案进行一激光加热步骤，以及测试该半导体测试图案的电阻变化。

本发明提供一种半导体测试图案，该半导体测试图案的特征在于申请人发现激光加热步骤会对电阻元件的阻值产生较大影响，因此为了能在制作工艺前端及时发现问题，申请人提供一种测试图案，将多个电阻对(pair resistor)围绕在高密度元件区的周围。接着可以利用此测试图案，从不同的角度进行激光加热步骤，以及进行热点(hot spot)扩散测试对于电阻对的阻值影响。本发明所提供的半导体测试图案可以适用于各种不同方向的激光加热步骤的测试，并且通过测试步骤可以找出最适合的制作工艺参数，以及在制作工艺的前端就发现电阻不成对的问题，并且及时修正问题，提高制作工艺良率与效率。

附图说明

图1为本发明一实施例的半导体测试图案的上视示意图；

图2为一部分电阻对的放大示意图；

图3为从不同的方向，对图1所示的半导体测试图案进行激光加热步骤试验的上视示意图；

图4为其中一激光的剖面示意图。

主要元件符号说明

1:半导体测试图案

10:基底

20:高密度元件区

30:电阻对

30A:电阻图案

30B:电阻图案

40:条状电阻图案

50:导线

A:夹角

L1、L2、L3、L4、L5、L6、L7、L8:激光

具体实施方式

为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。

为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。