[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中形成方法包括：提供具有第一金属层的基底；在基底上形成第一介质层；在第一介质层上形成第一掩膜结构；形成覆盖第一掩膜结构的平坦层；在平坦层上形成第二掩膜结构；以第二掩膜结构为掩膜刻蚀平坦层，在平坦层中形成暴露出部分所述第一掩膜结构的侧壁和顶部表面的第一开口；在第一开口的底部和侧壁表面形成保护层；沿第一开口刻蚀部分厚度的第一介质层，在第一介质层内形成初始通孔；去除所述平坦层；以第一掩膜结构为掩膜刻蚀第一介质层，在第一介质层内形成若干沟槽和通孔，通孔暴露出第一金属层。本发明提供的形成方法所形成的半导体结构，有利于提高电学性能和可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。通孔是一种介于诸布线结构之间的电连接，随着元器件的关键尺寸不断变小，通孔的节距也一直在缩小，通孔的电阻急剧增大，对后段(Back End OfLine，BEOL)电路的性能影响很大，严重时会影响半导体器件的正常工作。

目前互连结构的形成工艺容易导致半导体结构的电学性能下降。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，有利于提高所形成的半导体结构的电学性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有第一金属层；在所述基底上形成第一介质层；在所述第一介质层上形成具有沟槽图形开口的第一掩膜结构，所述沟槽图形开口向第一方向延伸；形成覆盖所述第一掩膜结构的平坦层；在所述平坦层上形成具有通孔图形开口的第二掩膜结构，所述通孔图形开口位于部分所述沟槽图形开口上方，且在第二方向上，所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸，所述第二方向垂直于所述第一方向；以所述第二掩膜结构为掩膜刻蚀所述平坦层，直至暴露出所述第一介质层，在所述平坦层中形成第一开口，所述第一开口还暴露出部分所述第一掩膜结构的侧壁和顶部表面；在所述第一开口的底部和侧壁表面形成保护层；沿所述第一开口刻蚀部分厚度的所述第一介质层，在所述第一介质层内形成初始通孔；去除所述平坦层；以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成若干沟槽和通孔，所述通孔暴露出所述第一金属层。

可选的，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅或碳氧化硅。

可选的，形成所述保护层的工艺包括化学气相沉积工艺或原子层沉积工艺。

可选的，所述保护层的厚度为

可选的，当形成多个沟槽时，在所述第二方向上，相邻所述沟槽之间的间距为10～60nm。

可选的，在所述第一方向上，所述通孔的侧壁与所述基底之间的夹角为60°～80°。

可选的，在形成第一介质层之前，还包括：在所述基底上形成刻蚀停止层。

可选的，形成若干沟槽和通孔的方法包括：以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成初始沟槽，且所述刻蚀过程使所述初始通孔底部露出所述刻蚀停止层；去除所述第一掩膜结构；去除所述初始通孔露出的所述刻蚀停止层，形成通孔和沟槽。

可选的，所述刻蚀停止层的材料包括碳氮化硅、碳氧化硅、氮氧化硅或氮化硅。

可选的，去除所述刻蚀停止层的工艺包括干法刻蚀工艺。

可选的，所述第一掩膜结构的材料包括TiN、Ti或CuN。