[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中半导体结构包括：衬底；鳍部，位于所述衬底上；隔离层，位于相邻所述鳍部之间的所述衬底上，所述隔离层的顶部表面低于所述鳍部的顶部表面；栅极结构，位于所述衬底上且横跨所述鳍部，所述栅极结构覆盖所述鳍部的部分顶部和侧壁表面以及所述隔离层的顶部表面；源漏掺杂层，位于所述栅极结构两侧的所述鳍部内；间隔层，位于所述源漏掺杂层和所述衬底之间。本发明实施例提供的半导体结构及其形成方法，有利于提高所形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，目前的鳍式场效应晶体管的性能还有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，有利于提高所形成的半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构，包括：衬底；鳍部，位于所述衬底上；隔离层，位于相邻所述鳍部之间的所述衬底上，所述隔离层的顶部表面低于所述鳍部的顶部表面；栅极结构，位于所述衬底上且横跨所述鳍部，所述栅极结构覆盖所述鳍部的部分顶部和侧壁表面以及所述隔离层的顶部表面；源漏掺杂层，位于所述栅极结构两侧的所述鳍部内；间隔层，位于所述源漏掺杂层和所述衬底之间。

可选的，还包括：缓冲层，位于所述衬底上，所述鳍部位于所述缓冲层上。

可选的，所述间隔层包括绝缘层或空气间隙层。

可选的，所述缓冲层的材料包括硅锗，所述缓冲层的材料中锗的摩尔百分比浓度为5％～50％。

可选的，所述绝缘层的材料包括氧化硅。

可选的，所述源漏掺杂层中具有掺杂离子，所述掺杂离子包括N型离子或P型离子。

可选的，当所述掺杂离子为P型离子时，所述鳍部的材料包括硅锗。

可选的，所述鳍部的材料中锗的摩尔百分比浓度大于所述缓冲层的材料中锗的摩尔百分比浓度，所述鳍部的材料中锗的摩尔百分比浓度大于等于20％。

可选的，当所述源漏掺杂层和所述衬底之间为绝缘层时，还包括：保护层，位于所述源漏掺杂层表面。

可选的，所述保护层的材料包括硅。

可选的，当所述掺杂离子为N型离子时，所述鳍部的材料包括硅。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成缓冲层；在所述缓冲层上形成鳍部；在相邻所述鳍部之间的所述衬底上形成隔离层，所述隔离层覆盖所述缓冲层的侧壁表面；在所述衬底上形成伪栅结构，所述伪栅结构横跨所述鳍部；在所述伪栅结构两侧的所述鳍部内形成源漏掺杂层；消耗部分所述缓冲层，在所述源漏掺杂层与所述衬底之间形成间隔层。

可选的，所述间隔层包括绝缘层或空气间隙层。

可选的，在形成所述间隔层之前，还包括：刻蚀部分厚度的所述隔离层，直至暴露出所述缓冲层的侧壁表面。