[发明专利]扫描输出触发器

说明书

本发明提供一种扫描输出触发器，用于在所述扫描输出触发器的扫描输出端子处输出扫描输出信号，包括：选择电路，包括第一输入端子和第二输入端子，由第一测试使能信号控制，以将所述第一输入端子上的数据信号或所述第二输入端子上的测试信号传输到所述选择电路的输出端子用作输入信号；控制电路，由第一时钟信号和第二时钟信号控制，以根据所述输入信号产生第一控制信号和第二控制信号；和扫描输出级电路，其中，所述扫描输出级电路由所述第一测试使能信号和所述第二测试使能信号控制以仅根据所述第一控制信号和所述第二控制信号中的一个产生所述扫描输出信号。实施本发明实施例可降低扫描链的不必要的功耗。

技术领域

本发明涉及一种触发器(flip-flop)设计，更具体地，涉及一种扫描输出触发器。

背景技术

扫描链(scan chain)被用于在测试过程期间检测组合逻辑块中的各种制造故障。通常，一个扫描链由复数个串联的扫描输出触发器组成，并且在一个扫描输出触发器的数据输出端子和下一个扫描输出触发器的扫描输入端子之间的扫描路径中添加延迟链(delay chain)。一种传统的扫描输出触发器可以使用公共输出端子来进行正常数据(normal data)和扫描数据(scan data)的传输。因此，无论是进行正常数据或扫描数据(scan data)的传输，公共输出端子后端的电路仍然运行，这会增加不必要的功耗。因此，需要一种创新的扫描输出触发器设计。

发明内容

本发明提供扫描输出触发器，避免了延迟链中的额外功耗。

本发明提供的一种扫描输出触发器用于在所述扫描输出触发器的扫描输出端子处输出扫描输出信号，包括：选择电路，包括第一输入端子和第二输入端子，所述选择电路由第一测试使能信号控制，以将所述第一输入端子上的数据信号或所述第二输入端子上的测试信号传输到所述选择电路的输出端子用作输入信号；控制电路，耦接到所述选择电路的所述输出端子，所述控制电路由第一时钟信号和第二时钟信号控制，以根据所述输入信号产生第一控制信号和第二控制信号，其中所述第二时钟信号为所述第一时钟信号的反相，所述第二控制信号为所述第一控制信号的反相；和扫描输出级电路，其中，所述扫描输出级电路仅接收所述第一控制信号和所述第二控制信号中的一个，所述扫描输出级电路由所述第一测试使能信号和所述第二测试使能信号控制以仅根据所述第一控制信号和所述第二控制信号中的一个产生所述扫描输出信号，其中所述第二测试使能信号是所述第一测试使能信号的反相。

本发明提供的另一种扫描输出触发器用于在所述扫描输出触发器的数据输出端子处输出数据输出信号，包括：选择电路，包括第一输入端子和第二输入端子，所述选择电路由第一测试使能信号控制，以将所述第一输入端子上的数据信号或所述第二输入端子上的测试信号传输到所述选择电路的输出端子用作输入信号；控制电路，耦接到所述选择电路的所述输出端子，所述控制电路由第一时钟信号和第二时钟信号控制，以根据所述输入信号产生控制信号，其中所述第二时钟信号为所述第一时钟信号的反相；和数据输出级电路，其中，所述数据输出级电路接收所述控制信号，并由第一测试使能信号和第二测试使能信号控制，以根据所述控制信号产生所述数据输出信号，其中所述第二测试使能信号是所述第一测试使能信号的反相。

因此，本发明实施例提供了新的扫描输出触发器架构，可降低扫描链的不必要的功耗。

附图说明

图1是根据本发明的实施例示出的扫描输出触发器的图。

图2是根据本发明的第一实施例示出的扫描输出级电路的图。

图3是根据本发明的第二实施例示出的扫描输出级电路的图。

图4是根据本发明的第三实施例示出的扫描输出级电路的图。

图5是根据本发明的第四实施例示出的扫描输出级电路的图。

图6是根据本发明的第五实施例示出的扫描输出级电路的图。

图7是根据本发明的第六实施例示出的扫描输出级电路的图。