[发明专利]一种带电平转换的高速全差分比较器电路

权利要求书

1.一种带电平转换的高速全差分比较器电路，包括依次连接的前置放大级电路、锁存比较级电路和数字整形级电路；

其特征在于：所述锁存比较级电路和数字整形级电路之间还设置有电平转换电路，所述电平转换电路用于衔接用于输入的模拟电路和后续输出的数字电路，对锁存比较级电路输出的逻辑信号进行电平转换后输出；

所述前置放大级电路用于接收输入的全差分输入电压和全差分参考电压信号，并将全差分输入电压和全差分参考电压转换为电流信号输出至锁存比较级电路；

所述锁存比较级电路用于对前置放大级电路输入的电流信号大小进行比较，并且生成相应的逻辑信号输出至电平转换电路；所述锁存比较级电路内设置有用于提升响应速度的反馈回路和复位电路；

所述数字整形级电路对电平转换电路输出的信号进行整形，滤除无用信号，当输入信号比参考电压高时输出高电平，当输入信号比参考电压低时输出低电平。

2.根据权利要求1所述的带电平转换的高速全差分比较器电路，其特征在于：

所述电平转换电路是与非门SR锁存器。

3.根据权利要求2所述的带电平转换的高速全差分比较器电路，其特征在于：

所述与非门SR锁存器包含PMOS管M21、M22、M23和M24，NMOS管M25、M26、M27和M28，所述PMOS管M21的栅极连接PMOS管M27的栅极同时也是输入端，PMOS管M24的栅极连接M28的栅极同时也是输入端，PMOS管M21、M22、M23和M24的源级相连，PMOS管M21、M22的漏极和PMOS管M23和NMOS管M26栅极相连并作为信号输出端；PMOS管M23、M24的漏极与PMOS管M22和NMOS管M25的栅极相连并作为信号输出端，NMOS管M27的漏极接NMOS管M25的源级，NMOS管M27的源级接地，NMOS管M28的漏极接NMOS管M26的源级，NMOS管M28的源级接地。

4.根据权利要求3所述的带电平转换的高速全差分比较器电路，其特征在于：

所述PMOS管M21、PMOS管M24、NMOS管M27和M28为3.3V的MOS管，PMOS管M22、PMOS管M23、NMOS管M25和M26是1.8V的MOS管。

5.根据权利要求4所述的带电平转换的高速全差分比较器电路，其特征在于：

所述锁存比较级电路的反馈回路包括交叉互连的四个PMOS管M14、M15、NMOS管M17和M18，构成两个首尾相连的反向器，其中PMOS管M14的漏极接NMOS管M17的漏极，PMOS管M15的漏极接NMOS管M18的漏极，PMOS管M14的栅级接NMOS管M18的漏极和NMOS管M17的栅极，PMOS管M15的栅极接NMOS管M17的源级与NMOS管M18的栅极，NMOS管M17和NMOS管M18的源级接地，PMOS管M14和PMOS管M15的源级接信号输入。

6.根据权利要求5所述的带电平转换的高速全差分比较器电路，其特征在于：

所述锁存比较级电路的复位电路包括NMOS管M16、M19和M20，其中NMOS管M16的栅级接CLK，NMOS管M16的漏极接PMOS管M14的漏极和NMOS管M17的漏极，NMOS管M16的源级接PMOS管M15的漏极和NMOS管M18的漏极；NMOS管M19的漏极接NMOS管M17的栅极和NMOS管M18的漏极，NMOS管M19的源级接地，NMOS管M20的漏极接NMOS管M18的栅极和NMOS管M17的漏极，NMOS管M20的源级接地。