[发明专利]一种基于异构众核架构的直接内存访问编译优化方法在审
申请号: | 202110381660.9 | 申请日: | 2021-04-09 |
公开(公告)号: | CN114217807A | 公开(公告)日: | 2022-03-22 |
发明(设计)人: | 周文浩;王飞;沈莉;肖谦;武文浩;李斌;赵美佳 | 申请(专利权)人: | 无锡江南计算技术研究所 |
主分类号: | G06F8/41 | 分类号: | G06F8/41;G06F9/50 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 王健 |
地址: | 214038 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 异构众核 架构 直接 内存 访问 编译 优化 方法 | ||
1.一种基于异构众核架构的直接内存访问编译优化方法,其特征在于,包括以下步骤:
S1、通过调度原语cache_read,将张量数据由主存搬移到局存,具体如下:
S11、对结果张量B计算过程所依赖的张量数据A,为其定义局存副本AA,并通过调度原语cache_read将张量数据A由主存搬移到局存副本AA;
S12、将局存副本AA绑定到结果张量B计算过程的循环x的位置;
S2、通过调度原语pragma,将S11中的数据搬移操作改写为DMA GET操作,具体如下:对于局存副本AA,将其数据搬移方式由循环load改写为DMA GET操作;
S3、通过调度原语double_buffer,将S2中的DMA GET操作优化为双缓冲模式,具体如下:
S31、如果不进行双缓冲优化,则使用基本的异步DMA操作,则跳转S4;
S32、如果需要进行双缓冲优化,则在S2中调度原语pragma的基础上,将局存副本AA的DMA GET操作优化为双缓冲模式;
S4、通过调度原语pragma,在局存副本AA使用位置前插入回答字判断操作,具体如下:
S41、对于S31的情况,在局存副本AA使用位置前插入基本回答字判断操作;
S42、对于S32的情况,在局存副本AA使用位置前插入双缓冲回答字判断操作;
S5、通过调度原语cache_write,将结果张量B的局存副本BB由局存搬移至主存,具体如下:
S51、对结果张量B,为其定义局存副本BB,并且通过调度原语cache_write将局存副本BB搬移到结果张量B;
S52、将局存副本BB绑定到结果张量B计算过程的循环y的位置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110381660.9/1.html,转载请声明来源钻瓜专利网。