[发明专利]一种支持分压逻辑的迟滞比较电路及方法

权利要求书

1.一种支持分压逻辑的迟滞比较电路，其特征在于：

所述电路包括电源分压单元(101)和迟滞比较单元(102)；其中，

所述电源分压单元(101)，与芯片电源电压、所述迟滞比较单元分别连接，用于基于芯片电源电压生成稳定的分压，并输入至所述迟滞比较单元中；

所述迟滞比较单元(102)，与所述电源分压单元连接，用于基于接收到的所述电源分压单元的稳定的分压实现迟滞比较功能，并输出触发信号。

2.根据权利要求1中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述电源分压单元(101)的输出端与所述迟滞比较单元(102)的高电压端连接，用于为所述迟滞比较单元(102)提供稳定的电源分压。

3.根据权利要求1中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述电源分压单元为用于生成次级电源电压的次级稳压器。

4.根据权利要求3中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述芯片电源电压处于1.3V至40V之间变化，所述次级电源电压稳定于1.2V。

5.根据权利要求4中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述迟滞比较单元为施密特触发器。

6.根据权利要求5中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述施密特触发器的高电平最低门限电压为0.78V，低电平最高门限电压为0.42V。

7.根据权利要求6中所述的一种支持分压逻辑的迟滞比较电路，其特征在于：

所述电源分压单元包括误差放大器EA、PMOS管Mp，电流源和电容；其中，

所述误差放大器的负相输入端与参考电压Vref连接，正向输入端与电流源的一端连接，高电压端接入芯片电源电压，输出端与所述PMOS管Mp的栅极连接；

所述PMOS管Mp的源极接入芯片电源电压，漏极分别于电流源、放大器的正向输入端、电容的一端连接，以生成用于所述施密特触发器高电压端的分压电压Vreg；

所述电流源的另一端、所述电容的另一端均接地。

8.一种支持分压逻辑的迟滞比较方法，其特征在于：

采用如权利要求1-7中任意一项所述的一种支持分压逻辑的迟滞比较电路。