[发明专利]一种支持分压逻辑的迟滞比较电路及方法

说明书

一种支持分压逻辑的迟滞比较电路，其特征在于：所述电路包括电源分压单元和迟滞比较单元；其中，所述电源分压单元，与芯片电源电压、所述迟滞比较单元分别连接，用于基于芯片电源电压生成稳定的分压，并输入至所述迟滞比较单元中；所述迟滞比较单元，与所述电源分压单元连接，用于基于接收到的所述电源分压单元的稳定的分压实现迟滞比较功能，并输出触发信号。本发明方案，能够在电源电压大范围浮动时仍保证施密特触发器的双阈值比较逻辑，扩展了施密特触发器的应用范围，实现方式简便，电路结构简单，耗电量小，占用芯片面积少。

技术领域

本发明涉及集成电路，更具体地，涉及一种支持分压逻辑的迟滞比较电路及方法。

背景技术

现有技术中，施密特触发器可以基于其具有的双阈值迟滞比较特性，而将模拟信号的波形整形为数字电路能够处理的方波波形，因此被广泛地应用于波形整形电路中。其迟滞特性还可用于抗干扰和实现多谐振荡器。因此，目前施密特触发器在各类集成电路中得到了广泛的应用。

然而，现有技术中的施密特触发器，其输出逻辑受到芯片电源电压的影响，因此对于芯片电源电压的浮动范围具有严格要求。当芯片的电源电压较大时，其浮动范围相应的也较大，从而导致施密特触发器无法正常进行双阈值的判断。

因此，亟需一种能够支持分压逻辑的迟滞比较方法，能够在具有高电压的芯片中也同时实现施密特触发器判断逻辑。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种支持分压逻辑的迟滞比较电路，通过将电源分压单元与迟滞比较单元连接，从而实现了基于稳定的分压生成迟滞比较触发信号。

本发明采用如下的技术方案。

本发明第一方面，涉及一种支持分压逻辑的迟滞比较电路，其中，电路包括电源分压单元和迟滞比较单元；其中，电源分压单元，与芯片电源电压、迟滞比较单元分别连接，用于基于芯片电源电压生成稳定的分压，并输入至迟滞比较单元中；迟滞比较单元，与电源分压单元连接，用于基于接收到的电源分压单元的稳定的分压实现迟滞比较功能，并输出触发信号。

优选地，电源分压单元的输出端与迟滞比较单元的高电压端连接，用于为迟滞比较单元提供稳定的电源分压。

优选地，电源分压单元为用于生成次级电源电压的次级稳压器。

优选地，芯片电源电压处于1.3V至12V之间变化，次级电源电压稳定于1.2V。

优选地，迟滞比较单元为施密特触发器。

优选地，施密特触发器的高电平最低门限电压为0.78V，低电平最高门限电压为0.42V。

优选地，电源分压单元包括误差放大器EA、PMOS管Mp，电流源和电容；其中，误差放大器的负相输入端与参考电压Vref连接，正向输入端与电流源的一端连接，高电压端接入芯片电源电压，输出端与PMOS管Mp的栅极连接；PMOS管Mp的源极接入芯片电源电压，漏极分别于电流源、放大器的正向输入端、电容的一端连接，以生成用于施密特触发器高电压端的分压电压Vreg；电流源的另一端、所述电容的另一端均接地。

本发明第二方面，涉及一种支持分压逻辑的迟滞比较方法，方法采用如本发明第一方面中的一种支持分压逻辑的迟滞比较电路。

本发明的有益效果在于，与现有技术相比，本发明中一种支持分压逻辑的迟滞比较电路，能够在具有较高电压且电压浮动范围较大的芯片中仍然实现施密特触发器的双阈值比较逻辑，从而扩展了施密特触发器的应用范围，降低了施密特触发器在应用过程中对于电源电压浮动范围的要求，并且无需对施密特触发器的内部结构进行修改，实现方式简便，整个电路结构简单，耗电量小，占用芯片面积少。

本发明的有益效果还包括：