[发明专利]一种输出驱动能力自适应的输出驱动电路

说明书

本发明公开了一种输出驱动能力自适应的输出驱动电路，包括第一反相器、第二反相器、第三反相器、第四反相器、参考电容Cref、与非门、或非门、PMOS晶体管和NMOS晶体管；所述与非门的一个输入端通过第一反相器、第三反相器后与输入信号IN相连，所述与非门的另一个输入端经过第二反相器与输入信号IN相连；所述或非门的一个输入端通过第二反相器、第四反相器后与输入信号IN相连，所述与非门的另一个输入端经过第一反相器与输入信号IN相连；所述第二反相器的一个输出端连接参考电容Cref；所述与非门的输出端口连接PMOS晶体管的栅极；所述或非门的输出端连接NMOS晶体管的栅极。本发明可根据外部负载电容的变化实时动态调整输出驱动能力，大大减小输出信号上升下降时间的变化。

技术领域

本发明涉及集成电路输出驱动电路技术领域，具体涉及一种输出驱动能力自适应的输出驱动电路。

背景技术

如图1所示，集成电路的输出驱动电路可以等效为晶体管导通电阻较小的反相器，用来为外部负载电容CL提供较大的驱动电流。然而，传统集成电路输出驱动电路的驱动电流一般在集成电路设计时就固定下来了。如果外部负载电容过大，则输出信号的上升下降时间会增加，输出信号可达到的最高数据传输率会降低；如果外部负载电容过小，则输出信号的上升下降时间会减小，信号间的串扰会增强，甚至导致全系统的电磁干扰和电磁兼容性问题。

有从业者基于此提出一种解决方法，通过精心设计外部负载电路，使其电容与集成电路输出驱动电路的驱动电流匹配。但这种方案不仅增加了外部电路设计的复杂性，而且成本高效率低。

由上可知，由于现有的传统集成电路的输出驱动电流无法实现动态调整，而外部负载电容的变化会影响输出信号的上升下降时间，最终就会导致最高数据传输率下降或电磁干扰等问题，从而大大降低驱动电路的性能。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、制作简便、灵活性好、应用范围广的输出驱动能力自适应的输出驱动电路。

为解决上述技术问题，本发明采用以下技术方案：

一种输出驱动能力自适应的输出驱动电路，包括反相器组、参考电容Cref、与非门、或非门、PMOS晶体管和NMOS晶体管；所述反相器组的输入端口均为输入信号IN，反相器组的输出端口为输出信号OUT，电源为VDD，地为GND；所述与非门的一个输入端通过依次串联的第三反相器和第一反向器后与输入信号IN相连，所述与非门的另一个输入端经过第二反相器与输入信号IN相连；所述或非门的一个输入端通过依次串联的第四反相器和第二反相器后与输入信号IN相连，所述与非门的另一个输入端经过第一反相器与输入信号IN相连；所述第二反相器的一个输出端通过参考电容Cref接地；所述与非门的输出端口连接PMOS晶体管的栅极；所述或非门的输出端连接NMOS晶体管的栅极。

优选的，所述反相器组包括第一反相器、第二反相器、第三反相器、第四反相器。

本发明在一个具体应用实例中，其具体的详细结构为：

所述第一反相器的输入端口连接输入信号IN，输出端口连接输出信号OUT、第三反相器的输入端口、或非门的输入端口IN1、PMOS晶体管的漏极和NMOS晶体管的漏极。

所述第二反相器的输入端口连接输入信号IN，输出端口连接参考电容Cref的一端、第四反相器的输入端口和与非门的输入端口IN2。

所述第三反相器的输入端口连接第一反相器的输出端口、输出信号OUT、或非门的输入端口IN1、PMOS晶体管的漏极和NMOS晶体管的漏极，输出端口连接与非门的输入端口IN1。

所述第四反相器的输入端口连接第二反相器的输出端口、参考电容Cref的一端和与非门的输入端口IN2，输出端口连接或非门的输入端口IN2。